期刊文献+
共找到669篇文章
< 1 2 34 >
每页显示 20 50 100
基于改进AKAZE算法的无人机影像匹配 被引量:15
1
作者 宋伟 王永波 《电子测量与仪器学报》 CSCD 北大核心 2018年第8期96-102,共7页
针对如何稳定、高效、精确、高精度地进行无人影像匹配,提出一种改进的AKAZE算法。该算法首先利用AKAZE算法构造非线性尺度空间进行特征点检测;然后利用LATCH描述符对获取的特征点进行描述;接着利用Hamming距离作为相似性测度对特征点进... 针对如何稳定、高效、精确、高精度地进行无人影像匹配,提出一种改进的AKAZE算法。该算法首先利用AKAZE算法构造非线性尺度空间进行特征点检测;然后利用LATCH描述符对获取的特征点进行描述;接着利用Hamming距离作为相似性测度对特征点进行K近邻匹配,并采用比值提纯法进行粗匹配;最后,利用随机抽样一致(RANSAC)算法并结合均方根误差(RMSE)进行约束对粗匹配结果进行过滤,剔除错误匹配,得到精确匹配结果。实验结果表明,该算法在保持较高准确率、亚像素级匹配精度的同时具有较好的时间效率,且其对亮度、图像模糊以及压缩等变化具有较好的稳定性。 展开更多
关键词 影像匹配 AKAZE latch HAMMING距离 均方根误差
下载PDF
一种高精度动态CMOS比较器的设计与研制 被引量:9
2
作者 吴晓波 吴蓉 严晓浪 《电路与系统学报》 CSCD 北大核心 2007年第4期119-123,118,共6页
比较器的设计对于A/D、D/A转换器的精度至关重要。为满足14位高分辨率A/D转换器的需要,设计了一种高精度动态CMOS比较器,采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考... 比较器的设计对于A/D、D/A转换器的精度至关重要。为满足14位高分辨率A/D转换器的需要,设计了一种高精度动态CMOS比较器,采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考虑了工艺离散性和使用环境温度与电源变化的影响,保证了成品率和电路在变化工作环境下性能指标的实现。仿真结果表明,设计的高速动态比较器LSB(Least Significant Bit)为±0.15mV,输入动态范围为VSS^VDD(VSS为地电压,VDD为电源电压),相应于14位比较精度。功耗6.28mW,工作频率3.6MHz。电路用0.6μm双层金属、双层多晶硅CMOS工艺实现。 展开更多
关键词 比较器 正反馈 latch
下载PDF
时钟信号竞争型三值CMOS边沿触发器 被引量:10
3
作者 吴训威 韦健 汪鹏君 《电子学报》 EI CAS CSCD 北大核心 2000年第9期126-127,共2页
本文利用时钟信号的竞争冒险现象 ,提出了CMOS时钟信号竞争型三值D型边沿触发器的逻辑设计 .通过PSPICE程序模拟 ,证实了该设计具有正确的逻辑功能 ,而且与传统的三值D型维持阻塞触发器相比 ,它具有更简单的结构和更低的功耗 .
关键词 多值逻辑 边沿触发器 竞争冒险 CMOS
下载PDF
基于RHBD技术CMOS锁存器加固电路的研究 被引量:8
4
作者 胡明浩 李磊 饶全林 《微电子学与计算机》 CSCD 北大核心 2010年第7期206-209,共4页
对基于RHBD技术CMOSD锁存器抗辐射加固电路设计技术进行了研究,并对其抗单粒子效应进行了模拟仿真.首先介绍了基于RHBD技术的双互锁存储单元(DICE)技术,然后给出了基于DICE结构的D锁存器的电路设计及其提取版图寄生参数后的功能仿真,并... 对基于RHBD技术CMOSD锁存器抗辐射加固电路设计技术进行了研究,并对其抗单粒子效应进行了模拟仿真.首先介绍了基于RHBD技术的双互锁存储单元(DICE)技术,然后给出了基于DICE结构的D锁存器的电路设计及其提取版图寄生参数后的功能仿真,并对其抗单粒子效应给出了模拟仿真,得出了此设计下的阈值LET,仿真结果表明:基于DICE结构的D锁存器具有抗单粒子效应的能力. 展开更多
关键词 CMOS 抗辐射加固 RHBD技术 DICE D-latch 阈值LET
下载PDF
0.18μm工艺下单粒子加固锁存器的设计与仿真 被引量:10
5
作者 李玉红 赵元富 +2 位作者 岳素格 梁国朕 林任 《微电子学与计算机》 CSCD 北大核心 2007年第12期66-69,共4页
在近年国际上出现的两种记忆单元DICE(Dual Interlocked storagecell)和GDICE(DICE with guardgates)基础上,设计了两种抗单粒子加固锁存器,称为DICE锁存器和GDICE锁存器,加工工艺为0.18μm。对这两种锁存器的改进减少了晶体管数量,降... 在近年国际上出现的两种记忆单元DICE(Dual Interlocked storagecell)和GDICE(DICE with guardgates)基础上,设计了两种抗单粒子加固锁存器,称为DICE锁存器和GDICE锁存器,加工工艺为0.18μm。对这两种锁存器的改进减少了晶体管数量,降低了功耗,增强了抗单粒子瞬态(single event transient,SET)能力。分别对比了两种锁存器的优缺点。建立了一种单粒子瞬态仿真模型,将该模型连接到锁存器的敏感点,仿真测试了这两种锁存器的抗单粒子翻转(single event upset,SEU)能力,得到一些对版图设计有意义的建议。通过比较得知:如果没有特殊版图设计,在单个敏感点被打翻时,DICE锁存器和GDICE锁存器的抗单粒子翻转能力比较强;而在两个敏感点同时被打翻时,抗单粒子翻转能力将比较弱。但如果考虑了特殊版图设计,那么这两种锁存器抗单粒子翻转的优秀能力就能体现出来。 展开更多
关键词 单粒子 锁存器 低功耗 敏感点
下载PDF
12-GHz 0.25μmCMOS 1:2动态分频器 被引量:6
6
作者 王欢 王志功 +6 位作者 冯军 朱恩 陆建华 陈海涛 谢婷婷 熊明珍 章丽 《高技术通讯》 EI CAS CSCD 2003年第8期45-50,共6页
基于D触发器的电路结构 ,采用TSMC 0 .2 5 μmCMOS工艺 ,成功地实现了12GHz 1:2动态分频器。经测试 ,该分频器在输入信号频率为 10 .5 3GHz时 ,最小可分频幅度小于 2mV ,输入信号单端幅度小于 30 0mV时 ,可分频范围为 7GHz~ 12GHz。电... 基于D触发器的电路结构 ,采用TSMC 0 .2 5 μmCMOS工艺 ,成功地实现了12GHz 1:2动态分频器。经测试 ,该分频器在输入信号频率为 10 .5 3GHz时 ,最小可分频幅度小于 2mV ,输入信号单端幅度小于 30 0mV时 ,可分频范围为 7GHz~ 12GHz。电源电压 3.3V ,核心功耗 2 4mW。 展开更多
关键词 动态分频器 D触发器 CMOS工艺 电路设计 锁存器 分频幅度
下载PDF
应用于高速图像传感器的高线性度Latch ADC
7
作者 潘佳明 熊波涛 +1 位作者 李兆涵 常玉春 《集成电路与嵌入式系统》 2024年第5期42-47,共6页
针对高速应用设备对CMOS图像传感器高速、高线性度的要求,本文在传统SS ADC(Single Slope ADC,单斜模数转换器)的基础上,实现了一款应用于图像传感器的Latch ADC,工作频率达到了600 MHz。Latch ADC可以多列像素共用一个Gray Code计数器... 针对高速应用设备对CMOS图像传感器高速、高线性度的要求,本文在传统SS ADC(Single Slope ADC,单斜模数转换器)的基础上,实现了一款应用于图像传感器的Latch ADC,工作频率达到了600 MHz。Latch ADC可以多列像素共用一个Gray Code计数器,并通过Latch结构快速锁定和存储数据,实现了SS ADC中Counter和SRAM的功能。本文采用110 nm工艺,实现了一种高速12位Latch ADC。经过仿真验证,本文的Latch ADC具有高线性度,每次转换的周期为7.094μs,平均功率为180.3μW,转换功耗为1.279 nJ. 展开更多
关键词 高速应用设备 CMOS图像传感器 SS ADC 高线性度 latch ADC
下载PDF
An advanced SEU tolerant latch based on error detection 被引量:5
8
作者 Hui Xu Jianwei Zhu +1 位作者 Xiaoping Lu Jingzhao Li 《Journal of Semiconductors》 EI CAS CSCD 2018年第5期77-80,共4页
This paper proposes a latch that can mitigate SEUs via an error detection circuit.The error detection circuit is hardened by a C-element and a stacked PMOS.In the hold state,a particle strikes the latch or the error d... This paper proposes a latch that can mitigate SEUs via an error detection circuit.The error detection circuit is hardened by a C-element and a stacked PMOS.In the hold state,a particle strikes the latch or the error detection circuit may cause a fault logic state of the circuit.The error detection circuit can detect the upset node in the latch and the fault output will be corrected.The upset node in the error detection circuit can be corrected by the C-element.The power dissipation and propagation delay of the proposed latch are analyzed by HSPICE simulations.The proposed latch consumes about 77.5%less energy and 33.1%less propagation delay than the triple modular redundancy(TMR)latch.Simulation results demonstrate that the proposed latch can mitigate SEU effectively. 展开更多
关键词 single event upset(SEU) latch error detection stacked
原文传递
浅析织针舌槽的设计和加工对舌牢度的影响 被引量:4
9
作者 于世旺 《纺织器材》 2003年第5期20-21,共2页
通过分析影响舌牢度的主要因素,提出改进舌槽设计和加工工艺的要点,从而提高织针的使用寿命。
关键词 织针 舌槽 舌牢度 设计 改进 加工工艺
下载PDF
三值闩锁和锁存器的结构研究 被引量:6
10
作者 吴训威 金文光 《电子科学学刊》 CSCD 1995年第5期524-528,共5页
本文从存贮功能的数学表述出发,分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外,根据对闩锁输入待存贮信号的能力要求,本文归纳了用“与”门,“或”门和二选一数据选择器中断反馈环路的设计技术,并在此基础上设... 本文从存贮功能的数学表述出发,分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外,根据对闩锁输入待存贮信号的能力要求,本文归纳了用“与”门,“或”门和二选一数据选择器中断反馈环路的设计技术,并在此基础上设计了三值锁存器。 展开更多
关键词 多值逻辑 存贮元件 闩锁 锁存器 逻辑电路
下载PDF
基于Multisim的多功能智力竞赛抢答器的设计与仿真 被引量:6
11
作者 高美蓉 《计算机测量与控制》 2018年第6期200-202,206,共4页
设计的多功能智力竞赛抢答器可实现8路抢答;电路由两部分组成:主体电路和扩展电路;主体电路由编码器、计数器、锁存器和门电路组成,扩展电路由定时器和必要的门电路等组成;电路实现了主持人根据题目的难易程度设置抢答时间的长短,利用... 设计的多功能智力竞赛抢答器可实现8路抢答;电路由两部分组成:主体电路和扩展电路;主体电路由编码器、计数器、锁存器和门电路组成,扩展电路由定时器和必要的门电路等组成;电路实现了主持人根据题目的难易程度设置抢答时间的长短,利用控制按键控制系统的清零和抢答开始,译码显示器上显示倒计时时间和抢答选手的编号,抢答开始和结束时报警电路发出提示音以提示选手和观众;通过Multisim软件对电路进行仿真,可实现8路抢答、抢答时间的最大设置为99s、倒计时显示、抢答选手编号显示、抢答开始声音提示、有选手抢答声音提示和定时时间到声音提示等功能。 展开更多
关键词 抢答器 锁存器 定时电路 显示 仿真
下载PDF
基于忆阻器混合CMOS的三模冗余锁存器
12
作者 段鑫沛 肖平旦 +2 位作者 殷亚楠 周昕杰 刘兴强 《中国集成电路》 2024年第1期51-56,共6页
忆阻器的出现为后摩尔时代提供了一个全新的方案以顺应更大的集成密度。为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器。所提出的... 忆阻器的出现为后摩尔时代提供了一个全新的方案以顺应更大的集成密度。为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器。所提出的三模冗余锁存器总体结构主要分为新型忆阻D锁存器的设计和三人表决器构建两个部分,能够在减小电路面积的同时实现电路可靠性的提升,为电路级抗辐射加固技术提供了一种新的思路。 展开更多
关键词 忆阻器 CMOS 三模冗余 锁存器
下载PDF
一种基于C单元的三节点翻转自恢复锁存器
13
作者 徐辉 朱烁 +3 位作者 孙皓洁 马瑞君 梁华国 黄正峰 《计算机工程与科学》 CSCD 北大核心 2024年第1期37-45,共9页
随着集成电路中工艺尺寸的不断缩减,锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题,基于C单元的结构,提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验表明,相... 随着集成电路中工艺尺寸的不断缩减,锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题,基于C单元的结构,提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验表明,相对于其他拥有三节点容忍或自恢复能力的锁存器,该锁存器拥有低功耗、低延迟和更小的面积开销,且对工艺、电压和温度的敏感度较低,优势明显。 展开更多
关键词 粒子辐射 三节点翻转 锁存器 自恢复
下载PDF
汽车外开手柄解锁机理研究
14
作者 虞胜飞 柏治胜 阙祖钦 《汽车零部件》 2024年第2期67-70,共4页
详细介绍了外开手柄系统零件组成工作原理及布置选型,对某主机厂多款车型外开手柄解锁机理进行深度研究,通过大量的数据分析及实际造车经验,推理出了外开手柄拉出行程与锁体解锁行程的关系。列举了各类外开手柄系统潜在失效模式并对其... 详细介绍了外开手柄系统零件组成工作原理及布置选型,对某主机厂多款车型外开手柄解锁机理进行深度研究,通过大量的数据分析及实际造车经验,推理出了外开手柄拉出行程与锁体解锁行程的关系。列举了各类外开手柄系统潜在失效模式并对其进行了分析。研究结果对相似系统结构开发具有一定的参考价值,对新研发车型校核外开手柄及锁体解锁行程具有参考意义。 展开更多
关键词 外开手柄 锁体 锁扣 解锁机理 行程
下载PDF
“华龙一号”控制棒驱动机构设计研究 被引量:6
15
作者 万谊 于天达 +4 位作者 余志伟 陈西南 罗英 杨博 唐向东 《中国核电》 2017年第4期583-592,共10页
控制棒驱动机构是反应堆控制和保护系统的伺服机构,它是反应堆本体中唯一的动设备,其安全性和可靠性直接影响到反应堆的安全与运行,特别是在事故工况下,控制棒驱动机构必须能够完成快速落棒,实现安全停堆。本文根据"华龙一号"... 控制棒驱动机构是反应堆控制和保护系统的伺服机构,它是反应堆本体中唯一的动设备,其安全性和可靠性直接影响到反应堆的安全与运行,特别是在事故工况下,控制棒驱动机构必须能够完成快速落棒,实现安全停堆。本文根据"华龙一号"核反应堆控制棒驱动机构的设计要求,结合以往工程与科研经验,对决定控制棒驱动机构安全性和可靠性的关键零件"钩爪和连杆"的制造工艺进行了设计研究,根据研究结果确定了最佳的工艺参数,并按照该工艺进行了样件试制,最后,利用控制棒驱动机构整机对样件进行了热态寿命考核。结果表明,采用本文确定的最佳工艺参数制造出的钩爪和连杆零件具备较高的硬度和良好的耐磨性,经历1500万步热态寿命试验后,仍有一定运行余量,可充分满足第三代压水型反应堆控制棒驱动机构在安全性和可靠性方面的设计要求。 展开更多
关键词 控制棒驱动机构 钩爪 连杆 制造工艺
下载PDF
基于模代数的三值维持阻塞触发器及其应用 被引量:5
16
作者 张迎 韦健 吴训威 《电路与系统学报》 CSCD 1999年第1期12-17,共6页
本文给出了基于模代数理论的三值维持阻塞触发器,并将其应用到时序逻辑电路设H中。由’J‘多值模代数中的两个基本运算的作用对象和运算结果均为多值信号,所以它的应用避免了以往在采用基}POOI代数的三值触发器时,由于输入、... 本文给出了基于模代数理论的三值维持阻塞触发器,并将其应用到时序逻辑电路设H中。由’J‘多值模代数中的两个基本运算的作用对象和运算结果均为多值信号,所以它的应用避免了以往在采用基}POOI代数的三值触发器时,由于输入、输出信号不匹配而必须增加附加编码电路的问题。设计实例表明,该触发器具会更强的逻辑功能,它使得移位寄存器类的时序电路设计得以显著简化。 展开更多
关键词 模代数 多值逻辑 锁存器 触发器
下载PDF
一种基于数据存储的流水SHA256硬件实现电路 被引量:6
17
作者 陈镇江 张寅 +4 位作者 张志文 卢仕 刘玖阳 万美琳 戴葵 《电子技术应用》 2019年第7期44-49,共6页
提出了一种新型的基于数据存储的SHA256全流水数据迭代方式。在全流水SHA256结构中,数据压缩器中的状态寄存器每次更新时只需要计算A和E,而状态寄存器B-D和F-H则可以直接从前一轮中的A-C和E-G得到。且每轮新产生的A和E在经历四级流水传... 提出了一种新型的基于数据存储的SHA256全流水数据迭代方式。在全流水SHA256结构中,数据压缩器中的状态寄存器每次更新时只需要计算A和E,而状态寄存器B-D和F-H则可以直接从前一轮中的A-C和E-G得到。且每轮新产生的A和E在经历四级流水传递后将不再被使用,因此A和E生命周期为4个时钟周期。在传统数据迭代的方式中,每次数据更新将会导致A-H共8组寄存器同时翻转。因此,为了减小寄存器的翻转次数,继而降低寄存器的翻转功耗,提出了一种存储方案,即采用锁存器存储每级新产生的A和E,当后级需要使用时,通过选择器选择前级锁存器存储的A和E数据,用于产生本级新的A和E。由此,在进行数据迭代时,每轮只有A和E两组存储器更新,从而可以降低电路的动态功耗。在所提方案中,采用锁存器代替触发器作为存储单元,同时通过由传输门构成的选择器来实现数据的选择。仿真结果表明:在28nm工艺下,采用数据存储代替寄存器翻转后的SHA256全流水结构功耗降低约27.5%,面积减少约49.2%。 展开更多
关键词 SHA256 流水 翻转 锁存器 选择器
下载PDF
数字化保护无效数据闭锁机制 被引量:6
18
作者 洪毅文 《电力系统保护与控制》 EI CSCD 北大核心 2010年第20期228-231,共4页
介绍了现阶段数字化保护处理电流、电压等采样数据的通用方法,分析了目前采用的无效数据闭锁机制所存在的弊端,及其可能导致保护拒动等方面的危害。通过研究IEC60044-8规范中的数据帧格式,提出了将不同保护所需的通道数据进行分别对应... 介绍了现阶段数字化保护处理电流、电压等采样数据的通用方法,分析了目前采用的无效数据闭锁机制所存在的弊端,及其可能导致保护拒动等方面的危害。通过研究IEC60044-8规范中的数据帧格式,提出了将不同保护所需的通道数据进行分别对应的解决方案。以实际工程为例,介绍了现阶段数字化保护处理电压、电流采样数据时普遍采用的方法,通过分析其无效数据闭锁机制所存在的问题,提出了一套针对数字化母线保护、主变保护、线路保护的无效数据闭锁机制,完善地解决了数字化变电站各类保护对无效数据的防误闭锁问题,确保了保护的可靠性。 展开更多
关键词 数字化保护 无效数据 通道数据 闭锁 机制
下载PDF
新能源冷藏车制冷机锁扣注射模设计
19
作者 彭定文 杨超 苏丽萍 《模具工业》 2024年第7期40-43,共4页
针对10%碳纤维改性PEEK材料的新能源冷藏车制冷机锁扣,设计了1模2腔三板注射模,模具浇注系统使用点浇口,采用4个定模滑块先抽芯机构实现成型塑件部分特征的脱模,其中1个为斜向抽芯机构,3个为直线型抽芯机构。抽芯机构依靠开模动力驱动... 针对10%碳纤维改性PEEK材料的新能源冷藏车制冷机锁扣,设计了1模2腔三板注射模,模具浇注系统使用点浇口,采用4个定模滑块先抽芯机构实现成型塑件部分特征的脱模,其中1个为斜向抽芯机构,3个为直线型抽芯机构。抽芯机构依靠开模动力驱动锁紧块拉动滑块抽芯和锁紧,动作可靠且效率高,保证了塑件的成型效率及成型品质。 展开更多
关键词 新能源冷藏车 以塑代钢 锁扣 模具设计 PEEK材料
下载PDF
一种低开销的三节点翻转容忍锁存器设计
20
作者 秦学伟 《河南科技》 2024年第8期9-13,共5页
【目的】随着半导体技术的发展,集成电路特征尺寸不断缩小,导致其对软错误更加敏感,因此需要对集成电路存储单元进行加固。【方法】使用Hspice进行实验与仿真,基于PTM32nm CMOS工艺,提出了一种低开销的三节点翻转容忍锁存器结构。【结... 【目的】随着半导体技术的发展,集成电路特征尺寸不断缩小,导致其对软错误更加敏感,因此需要对集成电路存储单元进行加固。【方法】使用Hspice进行实验与仿真,基于PTM32nm CMOS工艺,提出了一种低开销的三节点翻转容忍锁存器结构。【结果】该锁存器包含2个单节点自恢复模块、1个二级错误拦截模块、3个传输门。每个自恢复模块由1个施密特触发器和1个钟控的施密特触发器组成,首尾相连形成环形结构,有效地实现了三节点翻转的容忍。【结论】仿真结果表明:与现有的其他功能相同的锁存器相比,所提出的锁存器具有完整的三节点容忍能力,并且将功耗、延迟、面积、功率延迟积分别降低了约37.58%、41.25%、27.77%、75.83%。 展开更多
关键词 锁存器 软错误 三节点翻转
下载PDF
上一页 1 2 34 下一页 到第
使用帮助 返回顶部