期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于Winograd算法的可重构卷积神经网络加速器
被引量：
3
1
作者
袁子昂
倪伟
冉敬楠
《电子科技》
2022年第12期35-42,共8页
神经网络被广泛应用于模式识别、预测分析、数据拟合等方面,是人工智能的重要基础。神经网络卷积计算量大且网络参数量多,导致了计算时间长且数据访存压力大等问题。针对以上问题,文中基于Winograd算法对卷积计算进行加速,设计了优化的...
神经网络被广泛应用于模式识别、预测分析、数据拟合等方面,是人工智能的重要基础。神经网络卷积计算量大且网络参数量多,导致了计算时间长且数据访存压力大等问题。针对以上问题,文中基于Winograd算法对卷积计算进行加速,设计了优化的硬件计算结构,提高了数据的复用效率和计算并行度。相较于滑窗卷积,文中所提加速器的计算效率提升了4.352倍。在卷积核梯度计算方面,该加速器采用优化的数据分配方式,减少了数据搬移且满足了多个PE并行计算的数据需求,与CPU相比性能提升了23倍。实验表明,该加速器在VGG-9网络模型下的卷积计算吞吐率可达192.55 GFLOPS,在训练后对CIFAR-10数据集的识别率为76.54%。
展开更多
关键词
cnn
硬件加速器
Winograd
FPGA
可重构
卷积加速
多路并行
图像识别
VGG网络
下载PDF
职称材料
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
被引量：
2
2
作者
郭谦
贺光辉
《微电子学与计算机》
北大核心
2020年第8期66-71,共6页
为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调B...
为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调BRAM和DDR带宽资源;3)利用深度可分解卷积替换部分卷积层,减少网络整体计算量.为了验证提出的设计空间探索方法,在ZC-706FPGA上实现了YOLO2-tiny网络,结果表明与同类设计相比,本设计的吞吐率与能效比高,整体延时低.
展开更多
关键词
卷积神经网络硬件加速器
设计空间探索
细粒度流水线
下载PDF
职称材料
题名
基于Winograd算法的可重构卷积神经网络加速器
被引量：
3
1
作者
袁子昂
倪伟
冉敬楠
机构
合肥工业大学微电子学院
出处
《电子科技》
2022年第12期35-42,共8页
基金
国家自然科学基金(61874156)
安徽省高校协同创新资助项目(GXXT-2019-030)。
文摘
神经网络被广泛应用于模式识别、预测分析、数据拟合等方面,是人工智能的重要基础。神经网络卷积计算量大且网络参数量多,导致了计算时间长且数据访存压力大等问题。针对以上问题,文中基于Winograd算法对卷积计算进行加速,设计了优化的硬件计算结构,提高了数据的复用效率和计算并行度。相较于滑窗卷积,文中所提加速器的计算效率提升了4.352倍。在卷积核梯度计算方面,该加速器采用优化的数据分配方式,减少了数据搬移且满足了多个PE并行计算的数据需求,与CPU相比性能提升了23倍。实验表明,该加速器在VGG-9网络模型下的卷积计算吞吐率可达192.55 GFLOPS,在训练后对CIFAR-10数据集的识别率为76.54%。
关键词
cnn
硬件加速器
Winograd
FPGA
可重构
卷积加速
多路并行
图像识别
VGG网络
Keywords
cnn
hardware
accelerator
Winograd
FPGA
reconfigurable
convolution
acceler
ation
multiplexed
parallelism
image
identification
VGG
network
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
被引量：
2
2
作者
郭谦
贺光辉
机构
上海交通大学电子信息与电气工程学院
出处
《微电子学与计算机》
北大核心
2020年第8期66-71,共6页
基金
上海航天联合基金(USCAST2019-28)。
文摘
为了解决基于FPGA的卷积神经网络硬件加速器资源分配的问题,提出一种基于细粒度流水线架构的设计空间探索方法.为了提高吞吐率,该方法主要使用了三种技术:1)通过对DSP进行多阶段分配,实现各级流水线平衡;2)利用可调节的中间值缓存,协调BRAM和DDR带宽资源;3)利用深度可分解卷积替换部分卷积层,减少网络整体计算量.为了验证提出的设计空间探索方法,在ZC-706FPGA上实现了YOLO2-tiny网络,结果表明与同类设计相比,本设计的吞吐率与能效比高,整体延时低.
关键词
卷积神经网络硬件加速器
设计空间探索
细粒度流水线
Keywords
cnn
hardware
accelerator
design
space
exploration
fine-grained
pipeline
分类号
TP183 [自动化与计算机技术—控制理论与控制工程]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于Winograd算法的可重构卷积神经网络加速器
袁子昂
倪伟
冉敬楠
《电子科技》
2022
3
下载PDF
职称材料
2
基于FPGA的卷积神经网络硬件加速器设计空间探索研究
郭谦
贺光辉
《微电子学与计算机》
北大核心
2020
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
