期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到402篇文章
< 1 2 … 21 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
可测性设计技术的回顾与发展综述 被引量：22
1
作者 王厚军 《中国科技论文在线》 CAS 2008年第1期52-58,共7页
介绍了可测性定义、起源和发展过程,简要分析了国内可测性技术的现况和存在问题。对可测性建模、度量、基本方法、相关国际标准、可测性设计平台和可测性技术发展趋势等几个核心问题进行了探讨。
关键词 测量与仪器 可测性设计 内嵌自测试 边界扫描
下载PDF
基于边界扫描的板级BIT技术研究现状及发展趋势 被引量：16
2
作者 温熙森 刘冠军 +1 位作者 黎琼炜 易晓山 《航空计测技术》 1999年第3期38-41,共4页
简要介绍了边界扫描技术，并介绍了基于边界扫描的电路板BIT技术的研究现状，然后分析了目前此技术存在的关键问题和发展趋势。
关键词 边界扫描 板级BIT 机内测试 故障诊断
下载PDF
集成电路测试相关标准研究与探讨 被引量：13
3
作者 谢正光 《微电子学》 CAS CSCD 北大核心 2004年第3期246-249,253,共5页
　重点研究了纯数字信号、混合信号和片上系统测试的一些问题及相关标准,阐述了各标准的作用,分析了这些标准在实际应用中存在的一些问题及其局限性。
关键词 集成电路 边界扫描 混合信号电路 片上系统 可测性设计
下载PDF
边界扫描技术及其应用 被引量：13
4
作者 陈亮 胡善伟 《航空计算技术》 2009年第1期128-130,137,共4页
边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了支持JTAG标准的IC芯片结构,并以PC机作为平台,利用边界... 边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了支持JTAG标准的IC芯片结构,并以PC机作为平台,利用边界扫描技术对某飞控计算机系统中的CPU电路板进行测试,实现了该电路板的可测性设计,体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。 展开更多
关键词 边界扫描 边界扫描测试技术 JTAG
下载PDF
从1149.1标准到1149.7标准分析边界扫描技术的发展 被引量：14
5
作者 陈星 黄考利 +1 位作者 连光耀 刘晓芹 《计算机测量与控制》 CSCD 北大核心 2009年第8期1460-1462,1472,共4页
边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供... 边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。 展开更多
关键词 IEEE1149.X 边界扫描 测试性设计
下载PDF
边界扫描器件BSDL描述在测试中的应用 被引量：4
6
作者 王宁 李桂祥 张尊泉 《半导体技术》 CAS CSCD 北大核心 2003年第10期42-45,50,共5页
在对描述器件边界扫描特性的BSDL语言进行了深入研究之后,将其应用于边界扫描自动测试图形生成ATPG与故障诊断软件中。本文以EPM7128SL84芯片为例,说明了其BSDL描述在边界扫描测试程序中的应用方法与要点。
关键词 边界扫描器件 测试 BSDL语言 EPM7128SL84芯片 可测性设计 电子系统设计
下载PDF
面向系统芯片的可测性设计 被引量：10
7
作者 陆思安 史峥 严晓浪 《微电子学》 CAS CSCD 北大核心 2001年第6期440-442,共3页
随着集成电路的规模不断增大 ,芯片的可测性设计正变得越来越重要。回顾了一些常用的可测性设计技术 ,分别讨论了系统芯片 ( SOC)
关键词 可测性设计 系统芯片 微电子
下载PDF
边界扫描测试技术的原理及其应用 被引量：12
8
作者 赵红军 杨日杰 +2 位作者 崔坤林 崔旭涛 王小华 《现代电子技术》 2005年第11期20-24,共5页
边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试... 边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149.11990标准以后,边界扫描技术得到了迅速发展和应用。利用这种技术,不仅能测试集成电路芯片输入/输出管脚的状态,而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100%的故障覆盖率,且能实现高精度的故障定位。同时,大大减少了产品的测试时间,缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点,而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构,讨论了边界扫描技术的具体应用。 展开更多
关键词 边界扫描 边界扫描测试技术 印刷电路板 联合测试行动组 集成电路
下载PDF
基于边界扫描技术的板级BIT设计及测试策略 被引量：11
9
作者 李桂祥 杨江平 王隆刚 《现代雷达》 CSCD 北大核心 2003年第6期1-4,共4页
随着超大规模集成电路 (VLSI)、表面安装器件 (SMD)、多层印制电路板 (MPCB)等技术的发展 ,常规BIT设计面临挑战。为解决上述问题 ,本文提出了一种基于边界扫描技术的板级BIT的扫描器件置入法及其测试策略。该方法操作简单 ,经济实用 ,... 随着超大规模集成电路 (VLSI)、表面安装器件 (SMD)、多层印制电路板 (MPCB)等技术的发展 ,常规BIT设计面临挑战。为解决上述问题 ,本文提出了一种基于边界扫描技术的板级BIT的扫描器件置入法及其测试策略。该方法操作简单 ,经济实用 ,一旦广泛使用 ,无疑将会有很好的军事经济效益。 展开更多
关键词 边界扫描 BIT 测试策略 超大规模集成电路 表面安装器件 多层印制电路板
下载PDF
基于JTAG的片上调试器与调试系统的设计实现 被引量：12
10
作者 常志恒 肖铁军 史顺波 《计算机工程与应用》 CSCD 2012年第30期78-82,共5页
提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现... 提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。 展开更多
关键词 片上调试器 片上调试系统 复杂指令集计算机(CISC)处理器 联合测试行动组(JTAG) 边界扫描
下载PDF
边界扫描技术及其应用 被引量：7
11
作者 杨廷善 《测控技术》 CSCD 2000年第9期5-8,共4页
介绍了边界扫描技术的含义、边界扫描器件、工作原理和应用。
关键词 边界扫描 内置测试 测试性 数字集成电路
下载PDF
边界扫描测试的数学描述模型 被引量：7
12
作者 胡政 温熙森 《国防科技大学学报》 EI CAS CSCD 1999年第5期83-87,共5页
IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。本文应用布尔矩阵理论建立起边界扫描测试的数学描述模型,并基于所... IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。本文应用布尔矩阵理论建立起边界扫描测试的数学描述模型,并基于所建立的模型导出了边界扫描测试中的故障检测条件和故障隔离条件。为边界扫描测试生成算法的深入研究奠定了理论基础。 展开更多
关键词 可测试性设计 边界扫描 测试 数学描述模型 VLSI
下载PDF
基于IEEE1149.7标准的CJTAG测试设计方法研究 被引量：12
13
作者 陈寿宏 颜学龙 黄新 《电子技术应用》 北大核心 2013年第1期79-82,共4页
在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相... 在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相应的测试功能,取得了较好的测试效果。 展开更多
关键词 IEEE 1149 7 CJTAG 测试控制器 边界扫描
下载PDF
边界扫描技术在PCB可测性设计中的应用 被引量：9
14
作者 王建业 阚保强 吴法文 《空军工程大学学报（自然科学版）》 CSCD 2003年第5期60-63,共4页
运用边界扫描技术,对PCB可测性设计进行了研究,给出了具体实现方法,并实现几种电路板的可测性设计。结果证明该方法有效缩短了电路板开发周期,降低了维修测试费用,具有较大的实用价值。
关键词 边界扫描 电路板 可测性设计
下载PDF
边界扫描结构下的BIST内核及FPGA实现 被引量：6
15
作者 谈恩民 郭学仁 《桂林电子工业学院学报》 2000年第1期86-90,共5页
从国内厂家一个实际的内核电路出发 ,对其进行 BIST插入及边界扫描测试的研究 ;在 VHDL描述的基础上 ,用 FPGA实现设计思想 ,并通过了边界扫描主控机的实际测试运行 ,其过程验证了将边界扫描和 BIST技术应用于 MCM或 PCB板功能测试的可... 从国内厂家一个实际的内核电路出发 ,对其进行 BIST插入及边界扫描测试的研究 ;在 VHDL描述的基础上 ,用 FPGA实现设计思想 ,并通过了边界扫描主控机的实际测试运行 ,其过程验证了将边界扫描和 BIST技术应用于 MCM或 PCB板功能测试的可行性。 展开更多
关键词 边界扫描 FPGA 电子电路 集成电路
下载PDF
边界扫描测试技术 被引量：1
16
作者 王孜 刘洪民 吴德馨 《半导体技术》 CAS CSCD 北大核心 2002年第9期17-20,29,共5页
边界扫描技术是一种标准化的可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了边界扫描技术的原理、结构,讨论了边界扫描技术的应用。
关键词 边界扫描 边界扫描测试技术 印刷电路板 BST 可测试性设计
下载PDF
基于FPGA的电路板自动测试技术研究 被引量：11
17
作者 陈岩申 王新洲 张波 《计算机测量与控制》 CSCD 北大核心 2010年第7期1500-1502,共3页
军用电子装备中含FPGA器件的电路板的测试诊断一般采用边界扫描技术、VI曲线测试技术以及边界扫描和外部输入矢量相结合的方法;边界扫描技术无法进行外围器件的测试;VI曲线测试技术由于不能测试器件的逻辑功能及内部节点,故障覆盖率相... 军用电子装备中含FPGA器件的电路板的测试诊断一般采用边界扫描技术、VI曲线测试技术以及边界扫描和外部输入矢量相结合的方法;边界扫描技术无法进行外围器件的测试;VI曲线测试技术由于不能测试器件的逻辑功能及内部节点,故障覆盖率相对不高;边界扫描和外部输入矢量相结合的方法无法判断FPGA器件工作是否正常,因而不能完成整板功能的测试;综合应用ATE技术、VITAL标准和LASAR仿真技术,提出一种含FPGA器件电路板的自动测试思路,解决含FPGA器件电路板的自动测试问题。 展开更多
关键词 FPGA 自动测试 边界扫描 VI曲线测试 LASAR VITAL
下载PDF
基于边界扫描技术的FPGA延时故障检测 被引量：11
18
作者 杨延飞 雷倩倩 王春兰 《纺织高校基础科学学报》 CAS 2017年第3期396-401,共6页
随着FPGA器件规模的不断提高,FPGA延时故障检测问题成为研究热点.文中对XC4006E的JTAG指令进行扩充,并修改相应的边界扫描电路,使其具备板级和芯片级延时故障检测能力.仿真结果显示,扩展后的JTAG指令不仅与原指令功能兼容,还可以有效地... 随着FPGA器件规模的不断提高,FPGA延时故障检测问题成为研究热点.文中对XC4006E的JTAG指令进行扩充,并修改相应的边界扫描电路,使其具备板级和芯片级延时故障检测能力.仿真结果显示,扩展后的JTAG指令不仅与原指令功能兼容,还可以有效地检测板级和芯片级延时故障. 展开更多
关键词 现场可编程门阵列 边界扫描 延时故障检测
下载PDF
边界扫描测试优化算法——极小权值-极大相异性算法 被引量：9
19
作者 胡政 钱彦岭 温熙森 《测控技术》 CSCD 2000年第9期9-11,共3页
IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 ... IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 极大相异性算法。该算法可以在确定边界扫描测试向量集的紧凑性指标的前提下 ,生成故障诊断能力相当优化的测试向量集。仿真试验表明 ,该算法的性能优于现有的类似算法。 展开更多
关键词 VLSI 边界扫描 测试 优化算法 IEEE1149.1
下载PDF
基于JTAG边界扫描的在线导通测试算法 被引量：4
20
作者 徐钦桂 崔向东 孙锁林 《计算机工程与科学》 CSCD 1998年第1期31-34,共4页
ＪＴＡＧ边界扫描机制是用于在线导通测试的新技术，利用ＪＴＡＧ可以在数分钟内查出复杂插件和系统的全部导通故障。本文介绍了基于ＪＴＡＧ导通测试的基本思想，提出了一个有效的基于ＪＴＡＧ的在线导通测试算法。
关键词 JATG边界扫描 在线导通测试 计算机 算法
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 21 下一页 到第 页
使用帮助 返回顶部