8B/10B编码器的设计及实现 被引量：22

1

作者 李宥谋 《电讯技术》 2005年第6期26-32,共7页

本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。

关键词 串行数据传输 8b/10b编码 极性偏差(RD) VERILOG语言

下载PDF 职称材料

高可靠性远程数据传输系统设计 被引量：14

2

作者 李治华 赵冬青 +1 位作者 甄国涌 刘东海 《电子器件》 CAS 北大核心 2017年第2期490-494,共5页

针对数据在远距离高速传输系统中存在的可靠性低的问题,提出了一种基于LVDS长线传输和8b/10b编码的解决方案。该设计以LVDS为数据传输接口,在硬件电路上加入均衡设计,补偿长线传输的损耗;在逻辑设计上加入8b/10编码,实现传输中的直流平... 针对数据在远距离高速传输系统中存在的可靠性低的问题,提出了一种基于LVDS长线传输和8b/10b编码的解决方案。该设计以LVDS为数据传输接口,在硬件电路上加入均衡设计,补偿长线传输的损耗;在逻辑设计上加入8b/10编码,实现传输中的直流平衡,提高数据传输的可靠性。经验证,该系统工作稳定,串行数据以400 Mbit/s的速率,可实现在百米双绞电缆传输线或2 km光纤传输线上的零误码传输。 展开更多

关键词 高速传输 LVDS 可靠 低误码率 8b/10b编码

下载PDF 职称材料

一种新的8B/10B编码电路设计 被引量：8

3

作者 刘智 宁红英 王普昌 《通信技术》 2009年第7期60-61,84,共3页

高速串行数据传输中广泛采用8B/10B编码。为得到结构简单、易于大规模集成的编码电路,文中在深入分析8B/10B编码内在相关性和逻辑关系的基础上,采用ECL结构和0.6μm BiCMOS工艺,设计了8B/10B编码电路。并将该编码电路应用于传输速率400M... 高速串行数据传输中广泛采用8B/10B编码。为得到结构简单、易于大规模集成的编码电路,文中在深入分析8B/10B编码内在相关性和逻辑关系的基础上,采用ECL结构和0.6μm BiCMOS工艺,设计了8B/10B编码电路。并将该编码电路应用于传输速率400Mb/s的高速串行数据发送器中。与现有8B/10B编码方法相比,仿真结果表明采用该方法实现的编码电路逻辑运算量小、速度快;实测结果表明该编码电路具有误码率低、可靠性高等优点。 展开更多

关键词 8b/10b编码 数据极性 高速串行数据发送器

原文传递

基于光纤通道数据收发系统的设计与实现 被引量：6

4

作者 高润莲 周晴 《电子设计工程》 2018年第2期189-193,共5页

本论文基于对航空航天电子环境下数据高速传输的目的,通过对光纤通道协议FC-AE-1553(Fibre Channel-Avionics Environment)协议分析的基础上,采用了以Xilinx公司的Virtex-4系列芯片XC4VFX60作为核心器件,通过ISE进行verilog代码编写的方... 本论文基于对航空航天电子环境下数据高速传输的目的,通过对光纤通道协议FC-AE-1553(Fibre Channel-Avionics Environment)协议分析的基础上,采用了以Xilinx公司的Virtex-4系列芯片XC4VFX60作为核心器件,通过ISE进行verilog代码编写的方法,提出一种数据收发系统的硬件设计方案,通过chipscope对该数据收发系统进行上板调试和验证,最终实现数据高速传输,串行数据传输速率达到1.062 5 Gb/s,得出该数据收发系统设计的可行性。 展开更多

关键词 光纤通道协议 FPGA 8b/10b编码 FC-AE-1553协议 ROCKETIO

下载PDF 职称材料

新型8B/10B编码方案的设计与实现 被引量：6

5

作者 常红 柯导明 +4 位作者 孟坚 晏蓓蓓 孙贵金 程国林 彭特 《计算机工程与应用》 CSCD 北大核心 2018年第2期87-90,106,共5页

在研究了8B/10B编码原理以及内在相关性的基础上,提出了一种新的8B/10B编码方案。利用并行处理方法,在同一个时钟下同时并行处理多组数据的编码工作,从而提高编码电路的输出时钟频率。实验结果表明所设计的8B/10B编码电路在时钟频率为50... 在研究了8B/10B编码原理以及内在相关性的基础上,提出了一种新的8B/10B编码方案。利用并行处理方法,在同一个时钟下同时并行处理多组数据的编码工作,从而提高编码电路的输出时钟频率。实验结果表明所设计的8B/10B编码电路在时钟频率为500 MHz下可正确地实现对8 bit数据进行编码,能够满足高速串行接口的设计要求。 展开更多

关键词 8b/10b编码 并行处理 高速串行接口

下载PDF 职称材料

基于LVDS的高速数据传输接口优化设计

6

作者 赵逢锦 任勇峰 庞云飞 《自动化与仪器仪表》 2024年第6期220-224,共5页

为解决飞行试验中数据传输速率慢以及传输可靠性低的问题,设计了一种LVDS(Low Voltage Differential Signal)高速数据传输系统,在信号传输过程中用8B/10B编码方式进行编码。硬件电路以Xilinx公司的XC7A100T为主控芯片,由LVDS编解码芯片... 为解决飞行试验中数据传输速率慢以及传输可靠性低的问题,设计了一种LVDS(Low Voltage Differential Signal)高速数据传输系统,在信号传输过程中用8B/10B编码方式进行编码。硬件电路以Xilinx公司的XC7A100T为主控芯片,由LVDS编解码芯片完成数据编码的部分,并在数据发送端加入高速驱动器,提高远距离数据传输能力,在数据接收端加入均衡器对信号进行补偿,提升信号抗干扰性能;在信号传输过程中用8B/10B编解码方式,从而实现信号的高速、低误码率传输,满足传输速率和可靠性。经试验验证,LVDS信号可以实现在130 m的传输介质中以600 Mbit/s速率的零误码传输。 展开更多

关键词 LVDS传输 8b/10b编码 高速数据传输

原文传递

一种改善室内可见光通信频闪效应的设计与实现 被引量：3

7

作者 汪弈舟 黄明 +3 位作者 张轩 陈辰 靳兴坤 李国诚 《工业技术创新》 2019年第4期61-65,共5页

在无线通信领域中,可见光通信技术凭借其独有的安全性和不受强电磁干扰的特性,被越来越广泛地应用于飞机、高铁、医院、高压电网等特定领域。但在室内有人环境,利用照明LED实现的可见光通信过程中,数据源序列01不均匀会导致LED发生闪烁... 在无线通信领域中,可见光通信技术凭借其独有的安全性和不受强电磁干扰的特性,被越来越广泛地应用于飞机、高铁、医院、高压电网等特定领域。但在室内有人环境,利用照明LED实现的可见光通信过程中,数据源序列01不均匀会导致LED发生闪烁,引发人眼甚至人体不适的频闪效应。提出一种基于8B/10B的数据链路层编码解决方案,使用Verilog HDL语言仿真编程,以FPGA实现数据编码串行输出,通过对输出数据做FFT频谱分析,查验编码输出数据的频谱分布,明显避开了对人体有不良生理反应的频闪效应范围,符合国际标准IEEE Std 1789-2015。设计方案实现简便、效果优良。 展开更多

关键词 室内可见光通信 频闪效应 8b/10b编码 FFT

原文传递

基于FPGA的8B/10B编码器的设计与实现 被引量：2

8

作者 靳鹏 《电子世界》 2018年第8期142-143,共2页

本文对8B/10B编码器的设计及FPGA实现进行了研究,提出了一种基于查找表法的8B/10B编码器设计方法,讨论了8B/10B编码的基本原理,给出了基于查找表法的8B/10B编码器设计及FPGA实现,并进行了仿真验证,结果符合设计预期。

关键词 8b/10b编码 查找表法 FPGA

下载PDF 职称材料

基于优先级的包插入队列调度算法仿真研究

9

作者 李剑 涂晓东 《现代电子技术》 2008年第2期107-109,112,共4页

提出一种高优先级数据包插入到低优先级数据包中发送的新型队列调度算法,该算法不仅较大幅度地降低了高优先级数据包的时延和时延抖动,同时不会降低带宽利用率,具有很强的实用性。通过OPNET建模验证了此种算法的有效性。

关键词 时延抖动 队列调度 8 b/10 b编码 包插入

下载PDF 职称材料

速率自适应透明光传输设备方案设计与实现

10

作者 王航 李德伟 +2 位作者 黄海洋 刘志强 陈家雄 《光通信技术》 CSCD 北大核心 2013年第6期8-10,共3页

提出一种利用8B/10B编码特性实现速率自适应透明光传输设备设计方案,该方案通过控制"控制字符"的插入,使用户时钟信号隐藏在编码后的数据流中,接收端通过解码能恢复出隐藏的用户时钟信号和数据,从而实现速率自适应、透明传输。

关键词 速率自适应 控制字符 8b 10b编码 8b 10b解码

下载PDF 职称材料

一种适用于高速串行数据通信的发送器设计 被引量：1

11

作者 刘智 魏海龙 刘佑宝 《微电子学与计算机》 CSCD 北大核心 2009年第5期227-230,共4页

为满足点对点高速串行数据通信的需求,设计了一款适用于点对点高速串行数据通信的发送器芯片.该发送器包括产生高速时钟的内嵌锁相环倍频电路、集成8B/10B编码电路以及并串转换电路等模块.根据数模混合信号设计的特点,在电路设计上采用... 为满足点对点高速串行数据通信的需求,设计了一款适用于点对点高速串行数据通信的发送器芯片.该发送器包括产生高速时钟的内嵌锁相环倍频电路、集成8B/10B编码电路以及并串转换电路等模块.根据数模混合信号设计的特点,在电路设计上采用了CMOS、CML及BiCMOS等多种电路拓扑结构以提高芯片性能;在版图设计上采取了减小噪声耦合的措施.该发送器采用2P2M0.6μmBiCMOS工艺实现,芯片面积2.4mm×2.5mm,陶瓷封装.测试结果表明:该发送器的逻辑功能正确,串行传输速率达400Mbps,功耗350mW. 展开更多

关键词 高速串行数据发送器 锁相环 8b/10b编码 bICMOS工艺

下载PDF 职称材料

基于CML的高速数据传输电路设计 被引量：1

12

作者 马放 任勇峰 +1 位作者 单彦虎 彭巧君 《电子器件》 CAS 北大核心 2016年第1期94-97,共4页

针对现代数据传输速度越来越快、数据量越来越大的现状,提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器,协议芯片选用接口标准为CML的内部编码方式为8 b/10 b编码的TLK1501芯片,以此实现高速数据传输。在FPGA中... 针对现代数据传输速度越来越快、数据量越来越大的现状,提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器,协议芯片选用接口标准为CML的内部编码方式为8 b/10 b编码的TLK1501芯片,以此实现高速数据传输。在FPGA中对时钟信号进行了时序约束实现逻辑控制的修正,解决了因内部时钟占空比失真而导致产生误码的问题。电路经试验验证,具有较高的稳定性和可靠性。 展开更多

关键词 CML 时序约束 8 b/10 b编码 TLK1501

下载PDF 职称材料

10Mbps串行通信的物理层设计

13

作者 张华 王冰峰 刘超 《工业控制计算机》 2006年第9期5-6,共2页

介绍了一种10MHz串行通信的物理层设计,该设计是一个完整的串行通信协议的底层。首先分析了物理层的总体结构,然后介绍了8b/10b的编码技术,又分别介绍了发送环节和接收环节内部各个模块的实现原理和算法流程,最后给出对整个设计模块的... 介绍了一种10MHz串行通信的物理层设计,该设计是一个完整的串行通信协议的底层。首先分析了物理层的总体结构,然后介绍了8b/10b的编码技术,又分别介绍了发送环节和接收环节内部各个模块的实现原理和算法流程,最后给出对整个设计模块的仿真波形。 展开更多

关键词 物理层 8b/10b编码 采样 抽取

下载PDF 职称材料

FPGA在卫星数字电视码流转发器设计中的应用

14

作者 周明彪 《现代电子技术》 2007年第3期90-92,共3页

为了简化数字卫星码流转发器的设计和降低其物理成本,提出了一种基于FPGA实现同步传输流转化为异步串行流的设计方案。首先介绍了异步串行口和8 B/10 B编码的原理,接着详细地阐述了系统的设计思想,功能模块的划分以及各个模块的具体实现... 为了简化数字卫星码流转发器的设计和降低其物理成本,提出了一种基于FPGA实现同步传输流转化为异步串行流的设计方案。首先介绍了异步串行口和8 B/10 B编码的原理,接着详细地阐述了系统的设计思想,功能模块的划分以及各个模块的具体实现,并给出了部分仿真结果,最后给出了系统的测试结果,达到了预期的设计目的。 展开更多

关键词 异步串行口 FPGA 8b/10b编码 MPEG-2 TS流

下载PDF 职称材料

一种用于1000BASE-X物理层的8B/10B编码器设计 被引量：6

15

作者 朱佳 万书芹 陆锋 《电子与封装》 2020年第1期37-40,共4页

介绍了1000BASE-X物理编码层和物理层系统的设计,为了解决高速光纤传输过程中基线漂移和码流不平衡的问题,1000BASE-X物理编码层采用8B/10B编码算法。基于8B/10B编码规则和8B/10B编码内在相关性的分析研究,设计了一种查表法和组合逻辑... 介绍了1000BASE-X物理编码层和物理层系统的设计,为了解决高速光纤传输过程中基线漂移和码流不平衡的问题,1000BASE-X物理编码层采用8B/10B编码算法。基于8B/10B编码规则和8B/10B编码内在相关性的分析研究,设计了一种查表法和组合逻辑法相结合的8B/10B编码器,通过硬件语言Verilog HDL实现了编码算法,并在QuartusII和Modelsim上进行综合和功能仿真验证,仿真结果表明该方法的逻辑资源面积占用小、编码速度快、可靠性高。 展开更多

关键词 1000bASE-X 物理编码层 物理层系统 8b/10b编码算法

下载PDF 职称材料

基于FPGA的高速数据采集控制模块设计 被引量：5

16

作者 周倩 《电子科技》 2012年第5期14-16,共3页

以Spartan-3E系列FPGA为核心控制模块,结合AD10242模数转换芯片和MXP-123MD-F光收发模块,实现了高速数据采集和光纤传输。其中FPGA用于实现数据控制、双口RAM和8B/10B编解码等功能。该数据采集控制模块具有性能可靠、实时性强、集成度... 以Spartan-3E系列FPGA为核心控制模块,结合AD10242模数转换芯片和MXP-123MD-F光收发模块,实现了高速数据采集和光纤传输。其中FPGA用于实现数据控制、双口RAM和8B/10B编解码等功能。该数据采集控制模块具有性能可靠、实时性强、集成度高、扩展灵活等特点,并且通过试验验证了其功能的正确性。 展开更多

关键词 数据采集 FPGA 8b/10b编解码 光纤传输

下载PDF 职称材料

8b/10b编解码器设计及其在测井系统中的应用 被引量：1

17

作者 许磊 顾庆水 +1 位作者 欧莽平 郭明亮 《测井技术》 CAS CSCD 2016年第6期-,共4页

在分析8b/10b编码原理及其特性基础上,提出了采用Verilog语言在FPGA上实现8b/10b编解码器的方法;介绍了8b/10b编码技术在测井系统总线中的应用。经过实验室测试,该编解码技术保证了高速数字信号传输的直流平衡,结合位同步恢复技术,传输... 在分析8b/10b编码原理及其特性基础上,提出了采用Verilog语言在FPGA上实现8b/10b编解码器的方法;介绍了8b/10b编码技术在测井系统总线中的应用。经过实验室测试,该编解码技术保证了高速数字信号传输的直流平衡,结合位同步恢复技术,传输误码率低于1.0×10-10,完全满足复杂测井环境下的高速仪器总线要求。 展开更多

关键词 测井系统 8b/10b编解码 数据传输 井下仪器总线 位同步

下载PDF 职称材料

采用并行8b/10b编码的JESD204B接口发送端电路设计 被引量：13

18

作者 李长庆 程军 +1 位作者 李梁 龚燎 《微电子学与计算机》 CSCD 北大核心 2017年第8期70-75,共6页

为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路... 为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.结果表明设计的接口电路功能正确,性能满足高速数据传输的要求;并行8b/10b编码电路可以显著提高数据传输率,降低系统时钟的要求. 展开更多

关键词 JESD204b 8b/10b编码 并行编码 接口系统

下载PDF 职称材料

RocketIO实现TLK3101芯片功能的研究

19

作者 王烨 戎蒙恬 《信息技术》 2007年第6期79-82,共4页

RocketIO是集成于FPGA的嵌入式数千兆位串行收发模块。以千兆位以太网物理层技术为基础,尝试用RocketIO来实现TLK3101芯片功能。论述了研究的目的,着重分析和解决PCS子层上的问题,并在最后给出验证方案和结果。

关键词 千兆位以太网 ROCKETIO FPGA TLK3101 8b/10b编码器

下载PDF 职称材料

8B/10B编解码的IP核设计 被引量：6

20

作者 叶雷 朱红 《国外电子元器件》 2005年第11期19-22,共4页

研究了8B/10B编码的编码特点和内在相关性,并在此基础上介绍了一种用VerilogHDL设计8B/10B编解码逻辑描述的方法,将其嵌入到FPGA中或设计成ASIC,可构成一个资源使用少、速度快、可靠性高的IP核。文中着重介绍8B/10B编解码总体设计方案,... 研究了8B/10B编码的编码特点和内在相关性,并在此基础上介绍了一种用VerilogHDL设计8B/10B编解码逻辑描述的方法,将其嵌入到FPGA中或设计成ASIC,可构成一个资源使用少、速度快、可靠性高的IP核。文中着重介绍8B/10B编解码总体设计方案,详细描述其内部工作原理和实现。最后给出在Altera公司软件平台QuartusII上进行EDA的综合和仿真结果。 展开更多

关键词 8b/10b编解码 VERILOG HDL FPGA IP

下载PDF 职称材料