期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于CEVA-XC4500 DSP平台5G-LDPC码编码实现
1
作者 吴思远 陈成 +1 位作者 姜明 徐安来 《无线电工程》 2024年第2期457-462,共6页
低密度奇偶校验(Low-Density Parity-Check,LDPC)码是第五代移动通信技术(5th Generation Mobile Communication Technology,5G)系统采用的信道编码技术之一,用于业务信道高速数据传输,具有很强的抗干扰能力和纠错能力。5G-LDPC码编译... 低密度奇偶校验(Low-Density Parity-Check,LDPC)码是第五代移动通信技术(5th Generation Mobile Communication Technology,5G)系统采用的信道编码技术之一,用于业务信道高速数据传输,具有很强的抗干扰能力和纠错能力。5G-LDPC码编译码在嵌入式平台的实现是一个值得关注的研究方向。CEVA-XC4500数字信号处理(Digital Signal Processing,DSP)芯片具有极低功耗、高密度计算、集成了超长指令字(Very Long Instruction Word,VLIW)和单指令多数据(Single Instruction Multiple Data,SIMD)矢量功能的特点。针对CEVA-XC4500 DSP矢量汇编指令和内联指令集的特点,提出一系列针对5G-LDPC码编码的代码优化方法,使其满足5G-LDPC码编码工程应用指标要求。仿真结果表明,优化后的5G-LDPC码编码在CEVA-XC4500 DSP内核上表现良好,中长块编码吞吐率超过100 Mb/s、核心矩阵吞吐率超过1 Gb/s,最大吞吐率达到250 Mb/s、最大核心矩阵吞吐率达到1.6 Gb/s。如果CEVA-XC4500 DSP芯片的最大数据位宽将来能进一步增大,吞吐率可以做得更好。该5G-LDPC码编码的代码优化方法为其他信道编码在类似嵌入式平台的实现提供了参考。 展开更多
关键词 CEVA-XC4500 DSP 超长指令字 单指令多数据 5g-低密度奇偶校验编码 矢量化
下载PDF
面向5G标准的低延时LDPC编码器设计 被引量:2
2
作者 李赛 周林 +3 位作者 唐益多 陈辰 傅玉青 贺玉成 《信号处理》 CSCD 北大核心 2020年第2期224-232,共9页
针对5G标准中对低延时和编码灵活性的要求,本文提出了一种高并行度的低密度奇偶校验(Low-Density Parky-Check,LDPC)码编码算法并设计了相应的硬件结构。编码算法对校验位的计算流程进行了改进,通过将对应5G标准中校验矩阵单对角和双对... 针对5G标准中对低延时和编码灵活性的要求,本文提出了一种高并行度的低密度奇偶校验(Low-Density Parky-Check,LDPC)码编码算法并设计了相应的硬件结构。编码算法对校验位的计算流程进行了改进,通过将对应5G标准中校验矩阵单对角和双对角结构的不同编码步骤并行化提高了运算速度。在硬件结构上一方面设计了多路并行的运算结构通过同时求解多个编码步骤降低了处理时延,另一方面灵活的结构设计使其可以有效地支持5 G不同场景下对码长和码率的要求,并通过分组计算校验位实现了对递增冗余的HARQ (IR-HARQ)方案的支持。仿真结果表明,在200 MHz的系统时钟频率下,本设计的信息吞吐量可达35 Gbps。 展开更多
关键词 低密度奇偶校验编码 多速率 准循环 第五代移动通信技术(5g) 现场可编程门阵列(FPgA)
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部