期刊文献+
共找到49篇文章
< 1 2 3 >
每页显示 20 50 100
一种面向功耗免死锁三维全动态3D NoC路由算法 被引量:9
1
作者 虞潇 李丽 +3 位作者 张宇昂 潘红兵 王佳文 韩平 《电子学报》 EI CAS CSCD 北大核心 2013年第2期329-334,共6页
随着近年来三维片上网络(3D NoC)技术的提出及不断发展,功耗问题已成为3D NoC设计中面临的严峻挑战之一.本文为3DNoC提出一种面向功耗免死锁三维全动态路由算法TFRA(Three-dimensional Ful-l adaptive Rout-ing Algorithm).其以传统二维... 随着近年来三维片上网络(3D NoC)技术的提出及不断发展,功耗问题已成为3D NoC设计中面临的严峻挑战之一.本文为3DNoC提出一种面向功耗免死锁三维全动态路由算法TFRA(Three-dimensional Ful-l adaptive Rout-ing Algorithm).其以传统二维NoC奇偶拐弯模型为基础,将三维路由空间划分为8个象限,针对每个象限制定相应的路由策略,从而实现免死锁.采用SystemC系统级建模语言搭建的3D NoC仿真平台进行验证,结果显示TFRA算法在功耗性能指标方面较现有的三维路由算法有大幅提升. 展开更多
关键词 三维片上网络 图论 功耗 路由算法 三维全动态路由算法
下载PDF
面向通信能耗的3D NoC映射研究 被引量:6
2
作者 李东生 刘琪 《半导体技术》 CAS CSCD 北大核心 2012年第7期504-507,共4页
对于传统的平面结构,三维片上网络(3D NoC)具有更好的集成度和性能,在单芯片内部可以集成更多的处理器核。3D NoC作为2D NoC的结构拓展,在性能提高和低功耗设计方面更具优越性,成为多核系统芯片结构的主流架构。映射就是应用某种算法寻... 对于传统的平面结构,三维片上网络(3D NoC)具有更好的集成度和性能,在单芯片内部可以集成更多的处理器核。3D NoC作为2D NoC的结构拓展,在性能提高和低功耗设计方面更具优越性,成为多核系统芯片结构的主流架构。映射就是应用某种算法寻找一种最优方案,将通信任务图的子任务分配到NoC的资源节点上,保证NoC的通信能耗最小。参照2D NoC的研究方法,提出了针对3D网格NoC的通信能耗模型,采用蚁群算法实现了面向通信能耗的NoC映射。实验结果表明,面向不同网络规模的3D网格NoC平台,蚁群映射同随机映射相比,通信能耗降低可以达23%~42%。 展开更多
关键词 片上网络 低功耗设计 三维片上网络 任务映射 蚁群算法
下载PDF
TSV数量限制下的3D NoC测试优化方法 被引量:7
3
作者 许川佩 刘洋 陈家栋 《电子测量与仪器学报》 CSCD 北大核心 2015年第1期139-145,共7页
针对TSV数量限制下的3D No C测试,如何在功耗约束条件下充分利用有限的TSV资源快速地完成3D No C测试,这属于NP难问题,采用基于云模型的进化算法对有限的TSV资源进行位置寻优,以及对通信资源进行分配研究,在满足功耗约束以及路径不冲突... 针对TSV数量限制下的3D No C测试,如何在功耗约束条件下充分利用有限的TSV资源快速地完成3D No C测试,这属于NP难问题,采用基于云模型的进化算法对有限的TSV资源进行位置寻优,以及对通信资源进行分配研究,在满足功耗约束以及路径不冲突条件下调度测试数据,以实现芯核的最大化并行测试,减少测试时间。以ITC’02测试标准电路作为实验对象,实验结果表明,本文方法可以有效地进行TSV的位置寻优以及资源的合理分配,从而提高TSV利用率,减少测试时间。 展开更多
关键词 三维片上网络 云模型 进化算法 TSV
下载PDF
三维片上网络体系结构研究综述 被引量:6
4
作者 李晨 马胜 +1 位作者 王璐 郭阳 《计算机学报》 EI CSCD 北大核心 2016年第9期1812-1828,共17页
伴随着三维集成电路的迅速发展,三维片上网络受到国内外研究者的广泛关注.三维片上网络主要用于实现三维堆叠芯片的互连通信,为三维集成电路提供超低的延迟和竖直方向上超高的带宽,从而解决系统集成度增加导致的通信瓶颈问题,有利于克... 伴随着三维集成电路的迅速发展,三维片上网络受到国内外研究者的广泛关注.三维片上网络主要用于实现三维堆叠芯片的互连通信,为三维集成电路提供超低的延迟和竖直方向上超高的带宽,从而解决系统集成度增加导致的通信瓶颈问题,有利于克服存储墙问题并提高三维堆叠芯片的性能.文章介绍了三维集成电路研究现状及其结构优势,分析三维片上网络体系结构的特点和存在的问题,包括竖直方向的单跳传播问题、路由器交叉开关的复杂度控制问题以及热效应的控制问题,从系统层、微结构层和电路层对三维片上网络体系结构的研究热点及其实例进行了深入分析,最后对三维片上网络所面临的挑战和设计方法进行了总结和展望. 展开更多
关键词 计算机体系结构 三维堆叠 三维集成电路 三维片上网络
下载PDF
基于电感耦合互连的三维集成电路测试方法
5
作者 崔洋 熊杰 +6 位作者 杨卓 高浩 郑攀 蔡雯雯 邹维 邹雪城 张力 《微纳电子与智能制造》 2024年第1期46-51,共6页
电感耦合互连是一种用于三维芯片堆叠封装的无线互连技术。与硅通孔技术相比,它能以更高的灵活性和更低的成本提供芯片间的高带宽通信。然而,在基于电感耦合互连的多芯片堆叠系统中,由于没有物理连接,芯片的功能测试较为困难。为确保信... 电感耦合互连是一种用于三维芯片堆叠封装的无线互连技术。与硅通孔技术相比,它能以更高的灵活性和更低的成本提供芯片间的高带宽通信。然而,在基于电感耦合互连的多芯片堆叠系统中,由于没有物理连接,芯片的功能测试较为困难。为确保信号传输的正确性和稳定性,还需要对电感耦合信号的传输质量进行测试。本文提出了基于电感耦合互连的三维芯片系统测试方法,包括片内自测、芯片层级自排序、片间互测的自测试以及对电感耦合的传输功率进行自动调优。本方法提高了无线三维芯片的可测试性和可显现性,降低了三维芯片测试成本,并提高了测试效率。 展开更多
关键词 集成电路 电感耦合 三维芯片堆叠 三维片上网络 可测试性设计 互联网络
下载PDF
片上网络二维和三维结构的通信性能分析 被引量:5
6
作者 钱悦 鲁中海 +1 位作者 窦强 窦文华 《计算机工程与科学》 CSCD 北大核心 2011年第3期34-40,共7页
芯片集成技术的迅猛发展,使得片上网络从二维向三维扩展成为可能。研究表明三维片上网络因拓扑维度的增加而缩短了通信距离,极大地提升了网络的平均通信性能。本文对比分析了k-ary-2-mesh网络及其对应的三维网络在最差情形下的通信性能... 芯片集成技术的迅猛发展,使得片上网络从二维向三维扩展成为可能。研究表明三维片上网络因拓扑维度的增加而缩短了通信距离,极大地提升了网络的平均通信性能。本文对比分析了k-ary-2-mesh网络及其对应的三维网络在最差情形下的通信性能,得出了以下结论:三维网络的平均通信性能虽然更优,但受垂直信道影响其最差情形下的通信性能可能劣于其对应的二维网络。本文的分析基于网络演算理论,该理论广泛应用于计算信息流穿越各种网络元素的延迟上界。 展开更多
关键词 三维片上网络 网络演算 延迟上界 性能分析
下载PDF
基于动态优先级的3D NoC偏转路由容错方法 被引量:3
7
作者 欧阳一鸣 欧阳小叶 +2 位作者 梁华国 黄正峰 刘军 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2014年第3期486-492,共7页
若3DNoC中水平和垂直方向出现不可恢复的链路故障,将严重影响整个网络的性能.为此提出一种新型的高效率、低开销的容错方法——基于动态优先级的偏转路由方法.该方法根据目的节点和当前节点的相对位置,动态地设定输出端口优先级,以确保... 若3DNoC中水平和垂直方向出现不可恢复的链路故障,将严重影响整个网络的性能.为此提出一种新型的高效率、低开销的容错方法——基于动态优先级的偏转路由方法.该方法根据目的节点和当前节点的相对位置,动态地设定输出端口优先级,以确保数据包始终选择最优路径传输;为了提高层内和层间数据包传输的速度,采用了两级交叉开关结构.使用Booksim 2.0和Orion 2.0工具与其他方法的实验结果表明,文中方法的网络平均包延时最大降幅达20%,且面积不随网络规模增大而增加,提高了片上网络整体性能. 展开更多
关键词 3D noc 永久故障 容错 偏转路由
下载PDF
三维片上网络测试的时间优化方法 被引量:4
8
作者 欧阳一鸣 刘蓓 齐芸 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期332-336,共5页
三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的I... 三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低. 展开更多
关键词 三维片上系统 测试时间 IP核布局设计 位宽分配
下载PDF
面向非全互连3D NoC的低开销容错路由算法 被引量:2
9
作者 赵俊宇 朱珂 沈剑良 《小型微型计算机系统》 CSCD 北大核心 2017年第4期791-796,共6页
由于TSV通道具有高硬件代价和低可靠性的缺点,限制TSV通道数量的非全互连3D NoC得到广泛研究.在非全互连3D NoC中,路由器需要维护TSV表以助数据包在层间传输时找到可用的TSV通道.现有研究的TSV表存储了整个层面内的TSV通道,具有高硬件... 由于TSV通道具有高硬件代价和低可靠性的缺点,限制TSV通道数量的非全互连3D NoC得到广泛研究.在非全互连3D NoC中,路由器需要维护TSV表以助数据包在层间传输时找到可用的TSV通道.现有研究的TSV表存储了整个层面内的TSV通道,具有高硬件开销、高重构代价的缺点.因此,提出新的TSV表存储策略,仅需存储距离路由4个端口最近的TSV位置和距离.同时考虑到由于TSV分布的非均匀性,数据包在传输过程中可能在TSV附近的路由造成拥塞,文中提出了基于新TSV表的具有拥塞感知的容错路由算法.实验结果表明,在高注入率条件下该算法比Elevator-First算法具有更好的网络传输性能,且在故障率达到50%时仍能保证75%的数据包接收率. 展开更多
关键词 3D noc TSV表 容错路由 拥塞感知
下载PDF
改进模拟退火遗传算法的3D NoC低功耗映射 被引量:2
10
作者 何寒娜 方芳 +3 位作者 王伟 陈田 郭金良 任福继 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第4期681-688,共8页
功耗优化是NoC设计的重要部分,针对将IP (intellectual property)核合理映射NoC的问题,提出一种初始种群优化的模拟退火遗传映射算法.首先以功耗优化为主要目标,通过对初始种群选取方法进行改进来获取功耗更低的映射方案,并针对遗传算... 功耗优化是NoC设计的重要部分,针对将IP (intellectual property)核合理映射NoC的问题,提出一种初始种群优化的模拟退火遗传映射算法.首先以功耗优化为主要目标,通过对初始种群选取方法进行改进来获取功耗更低的映射方案,并针对遗传算法局部最优问题,在遗传算法交叉操作阶段结合模拟退火算法,得到全局最优方案.实验在Windows系统下采用C++语言实现,结果显示,与传统的遗传算法相比,该算法具有较好的收敛性,能快速搜索到较优解,在124个IP核的情况下,采用改进的模拟退火遗传算法进行映射产生的平均功耗比使用遗传算法时降低了32.0%. 展开更多
关键词 3D noc 低功耗 映射算法 遗传算法 模拟退火算法
下载PDF
基于IBA优化变权时间Petri网的3D NoC测试规划 被引量:3
11
作者 胡聪 贾梦怡 +2 位作者 许川佩 李智 朱望纯 《电子测量与仪器学报》 CSCD 北大核心 2017年第8期1171-1177,共7页
为了提高三维片上网络(three dimensional network-on-chip,3D NoC)测试效率,结合3D NoC测试的特点建立了一种变权时间Petri网的测试模型,设置算法权值与变迁时延相关联,对Petri网变迁进行动态变权处理。在此基础上,将变迁激发序列作为I... 为了提高三维片上网络(three dimensional network-on-chip,3D NoC)测试效率,结合3D NoC测试的特点建立了一种变权时间Petri网的测试模型,设置算法权值与变迁时延相关联,对Petri网变迁进行动态变权处理。在此基础上,将变迁激发序列作为IP核并行测试任务规划方案,采用简化蝙蝠位置更新方程的改进蝙蝠算法对其进行优化求解。将蝙蝠的位置更新规则融入到Petri网进化规则中,简化了推理过程,避免算法陷入早熟,提高了收敛速度。采用ITC’02测试基准作为实验对象,仿真结果表明,与其他算法相比,模型可以有效的描述3D NoC测试规划问题,最大时间优化率达到13.9%,提高了测试效率。 展开更多
关键词 三维片上网络 测试规划 变权重 时间PETRI网 改进蝙蝠算法
下载PDF
基于云进化算法的3D NoC测试规划 被引量:3
12
作者 许川佩 尹芝 《计算机测量与控制》 北大核心 2014年第10期3114-3116,3121,共4页
针对三维片上网络(Three Dimensional Network-on-Chip,3DNoC)IP核的测试问题,采用云进化算法优化测试规划,完成3DNoC测试;该方法首先通过平分搜索范围的方式形成第一代种群,依据3DNoC结构特点建立功耗模型,在满足功耗约束的情况下进行... 针对三维片上网络(Three Dimensional Network-on-Chip,3DNoC)IP核的测试问题,采用云进化算法优化测试规划,完成3DNoC测试;该方法首先通过平分搜索范围的方式形成第一代种群,依据3DNoC结构特点建立功耗模型,在满足功耗约束的情况下进行测试,采用种群精英个体保留策略选择优秀个体,并利用云模型的随机性和稳定性特点进行迭代寻优,旨在降低总的测试时间,获得最佳测试规划;以ITC′02测试标准电路作为实验对象,实验结果表明,在获得相同测试时间下,云进化算法比遗传算法具有更好的寻优能力,收敛代数提高了约50%,有效提高了测试效率。 展开更多
关键词 三维片上网络 并行测试 功耗约束 云进化算法
下载PDF
3D NoC关键通信部件容错方法研究综述 被引量:3
13
作者 欧阳一鸣 孙成龙 +4 位作者 陈奇 梁华国 易茂祥 黄正峰 闫爱斌 《电子学报》 EI CAS CSCD 北大核心 2016年第12期3053-3063,共11页
三维片上网络通过硅通孔(Through Silicon Via,TSV)将多层芯片进行堆叠,具有集成密度大,通信效率高等特点,是片上多核系统的主流通信架构.然而,工艺偏差及物理缺陷所引发的错误和TSV良率较低等因素,使得三维片上网络面临严重的故障问题... 三维片上网络通过硅通孔(Through Silicon Via,TSV)将多层芯片进行堆叠,具有集成密度大,通信效率高等特点,是片上多核系统的主流通信架构.然而,工艺偏差及物理缺陷所引发的错误和TSV良率较低等因素,使得三维片上网络面临严重的故障问题.为保证通信效率,对三维片上网络关键通信部件进行容错设计必不可少.本文针对三维片上网络关键通信部件——路由器和TSV的故障和容错相关问题,从容错必要性、国内外研究现状、未来的研究方向和关键问题、以及拟提出的相关解决方案四个方面,展开深入探讨.为提高片上网络可靠性、保证系统高效通信提供一体化的解决方案. 展开更多
关键词 集成电路 三维片上网络 容错 TSV 路由器加固
下载PDF
基于双端口RNI的3D NoC通信架构设计
14
作者 胡春雷 毕佳佳 方杰 《盐城工学院学报(自然科学版)》 CAS 2022年第1期23-29,共7页
针对传统3D Mesh NoC中路由器存在的单点故障问题,设计了一种双端口的RNI,即在传统的3D Mesh结构基础上,将IP核通过双端口RNI分别连接在Y维上相邻的2个路由器上,从而得到一种新的3D NoC通信架构——DPRNI 3D NoC。实验结果表明:与传统的... 针对传统3D Mesh NoC中路由器存在的单点故障问题,设计了一种双端口的RNI,即在传统的3D Mesh结构基础上,将IP核通过双端口RNI分别连接在Y维上相邻的2个路由器上,从而得到一种新的3D NoC通信架构——DPRNI 3D NoC。实验结果表明:与传统的3D Mesh NoC通信架构相比,DPRNI 3D NoC通信架构具有更优的通信性能和更高的可靠性,同时所耗费的硬件开销较少,且随着DPRNI 3D NoC规模的不断扩大,这种开销占比越来越小。 展开更多
关键词 双端口RNI 片上网络 三维片上网络 容错
下载PDF
基于布谷鸟算法的3D NoC测试优化研究 被引量:2
15
作者 许川佩 杜雨桐 《计算机应用与软件》 北大核心 2019年第11期256-261,共6页
在路由器数量、测试带宽、TSV数量和功耗的多重约束下进行三维片上网络(Three Dimensional Net-work-on-Chip,3D NoC)资源内核测试研究中,使测试时间最小化的同时降低测试功耗是NP难问题.在测试带宽和路由器数目等的限制下,采用改进的... 在路由器数量、测试带宽、TSV数量和功耗的多重约束下进行三维片上网络(Three Dimensional Net-work-on-Chip,3D NoC)资源内核测试研究中,使测试时间最小化的同时降低测试功耗是NP难问题.在测试带宽和路由器数目等的限制下,采用改进的布谷鸟算法协同优化测试时间与功耗,避免过大的功耗产生热量影响芯片性能.通过logistic函数改进布谷鸟算法,利用其变化特性避免算法早熟,同时快速寻找到全局最优解.采用余弦递减函数动态改变发现概率,寻找和替换劣质解.采用ITC'02 SOC测试集作为实验对象,结果表明:对该算法进行改进后得到的最优解,实现了在多约束下最小化测试时间的同时减少测试功耗的目的,保证3 D NoC的可靠性和测试效率. 展开更多
关键词 三维片上网络 测试时间 测试功耗 布谷鸟优化算法
下载PDF
三维片上网络最短路径令牌式路由算法
16
作者 周文强 张金艺 +1 位作者 周多 刘江 《微电子学与计算机》 CSCD 北大核心 2015年第5期84-90,共7页
目前,常用的一些三维片上网络(3D NoC)路由算法在路由路径最短和路由路径多样性两方面只能保证其一个,二者不能很好地兼顾.针对这些不足,设计了两种既能保证路由路径最短,同时也能保证路由路径多样性的三维片上网络最短路径令牌式路由算... 目前,常用的一些三维片上网络(3D NoC)路由算法在路由路径最短和路由路径多样性两方面只能保证其一个,二者不能很好地兼顾.针对这些不足,设计了两种既能保证路由路径最短,同时也能保证路由路径多样性的三维片上网络最短路径令牌式路由算法,分别是适用于3D Mesh结构的3D-Mesh-MPT路由算法和适用于3DTorus结构的3D-Torus-MPT路由算法.两种算法在路由过程中总是选择最短的路径进行路由,同时路由器输出端口的选择由算法中令牌的分配情况而定,保证了路径的多样性.采用Verilog HDL实现了这两种三维片上网络路由算法,同时,为了提高算法的灵活性,设计时采用了参数化设计.实验结果表明,设计的两种算法具有较低的资源利用率,在FPGA主要资源Slice Registers、Slice LUTs以及Occupied slices等方面的利用率分别均不到0.3‰、1.4‰、3.5‰.在延时方面,两种算法的最大输出延时均在7.3~7.6ns之间.另外,两种算法的功耗随频率变化的趋势和理论分析一致,呈现低功耗的特点. 展开更多
关键词 3D noc 最短路径 多样性 令牌式 参数化设计
下载PDF
3D NoC中基于分组共享的TSV混合容错方法 被引量:1
17
作者 欧阳一鸣 陈奇 +3 位作者 黄正峰 梁华国 杜高明 李建华 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2017年第11期2123-2132,共10页
冗余和串行化是解决硅通孔(TSV)的故障问题的2种主要方法,仅使用其中一种方法会面临资源浪费和容错效率低等问题.为此,提出一种3D NoC中基于分组共享的TSV混合容错方法.首先将TSV分成4组,并且每2组为一个相邻组,相邻组内实现TSV分组共享... 冗余和串行化是解决硅通孔(TSV)的故障问题的2种主要方法,仅使用其中一种方法会面临资源浪费和容错效率低等问题.为此,提出一种3D NoC中基于分组共享的TSV混合容错方法.首先将TSV分成4组,并且每2组为一个相邻组,相邻组内实现TSV分组共享;然后基于分组共享,充分考虑资源的合理配置,高效利用资源设计一种新型的TSV冗余和串行化架构;最后根据TSV故障程度的不同自适应地选择冗余机制或者串行化机制,实现TSV的混合容错.实验结果表明,与单纯地使用冗余机制和串行化机制相比,该方法在性能提升上更明显. 展开更多
关键词 3Dnoc 分组共享 容错 硅通孔
下载PDF
基于动态自适应离散粒子群算法的3D NoC低功耗映射方法 被引量:1
18
作者 刘勤让 戴启华 +1 位作者 沈剑良 赵博 《通信学报》 EI CSCD 北大核心 2016年第11期23-30,共8页
相对于2D NoC,3D NoC具有更好的集成度和系统性能,是解决低功耗映射的一个可靠途径。在传统粒子群算法(PSOA,particle swarm optimization algorithm)的基础上,提出了一种动态自适应离散粒子群算法(DADPSOA,dynamic adaptive discrete p... 相对于2D NoC,3D NoC具有更好的集成度和系统性能,是解决低功耗映射的一个可靠途径。在传统粒子群算法(PSOA,particle swarm optimization algorithm)的基础上,提出了一种动态自适应离散粒子群算法(DADPSOA,dynamic adaptive discrete particle swarm optimization algorithm)。该算法基于早熟收敛程度和个体适应度值变化动态调整参数w,不断靠近最优解;同时对粒子进行合理的解构造,减小了算法时间复杂度。仿真结果表明,与随机映射、遗传算法(GA,genetic algorithm)、PSOA和动态蚁群算法(DACA,dynamic ant colony algorithm)相比,DADPSOA可以缩短执行时间,减小映射结果通信功耗;在面向任务图映射的时候,其通信功耗下降。 展开更多
关键词 3Dnoc 低功耗映射 解构造 自适应离散粒子群算法
下载PDF
基于改进量子进化算法的3D NoC测试TSV优化 被引量:1
19
作者 许川佩 王苏妍 汪杰君 《电子测量与仪器学报》 CSCD 北大核心 2017年第8期1162-1170,共9页
针对硅通孔(through-silicon-via,TSV)的生产成本高,占用面积大等问题,首先对三维片上网络(3D NoC)进行测试规划研究,将测试规划得到的最短测试时间作为约束条件,采用改进的量子进化算法优化测试占用的TSV数量,将各层的TSV按照需求进行... 针对硅通孔(through-silicon-via,TSV)的生产成本高,占用面积大等问题,首先对三维片上网络(3D NoC)进行测试规划研究,将测试规划得到的最短测试时间作为约束条件,采用改进的量子进化算法优化测试占用的TSV数量,将各层的TSV按照需求进行配置,并将TSV合理有效地分配给各个内核,以在有限的TSV数量下,降低硬件开销,提高利用率,同时,探讨TSV的分配对测试时间的影响。算法中,引入量子旋转门旋转角动态调整策略和量子变异策略,以提高算法的全局寻优能力和收敛速度,避免陷入局部最优解。将ITC’02基准电路作为仿真实验对象,由实验结果可得,本算法能够快速地收敛到最佳解,有效的减小了测试时间,优化了TSV数量,提高了TSV的利用率。 展开更多
关键词 三维片上网络 硅通孔 量子进化算法 旋转角动态调整
下载PDF
3D NoC测试规划研究与实现 被引量:1
20
作者 尹芝 《电子科技》 2014年第10期91-94,101,共5页
针对3D NoC资源内核的测试,采用NoC重用测试访问机制和XYZ路由方式,建立功耗模型,并通过云进化算法将IP核的测试数据划分到各TAM上进行并行测试,从而降低了测试时间。实验以ITC 02标准电路作为测试对象,其结果表明,文中方法可以有效地... 针对3D NoC资源内核的测试,采用NoC重用测试访问机制和XYZ路由方式,建立功耗模型,并通过云进化算法将IP核的测试数据划分到各TAM上进行并行测试,从而降低了测试时间。实验以ITC 02标准电路作为测试对象,其结果表明,文中方法可以有效地减少测试时间,提高了测试效率。 展开更多
关键词 三维片上网络 并行测试 功耗约束 云进化算法
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部