期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
三维集成电路中的关键技术问题综述 被引量:6
1
作者 王高峰 赵文生 《杭州电子科技大学学报(自然科学版)》 2014年第2期1-7,共7页
评述了三维集成电路的发展状况及面临的关键技术难题。简要分析了三维集成电路的设计自动化算法,并与二维集成电路设计方法进行比较,指出了热驱动的物理设计和三维模块数据结构是制约三维集成电路设计自动化算法的关键因素。同时也详细... 评述了三维集成电路的发展状况及面临的关键技术难题。简要分析了三维集成电路的设计自动化算法,并与二维集成电路设计方法进行比较,指出了热驱动的物理设计和三维模块数据结构是制约三维集成电路设计自动化算法的关键因素。同时也详细介绍了三维集成电路中的关键互连技术——硅通孔(TSV)结构,给出了TSV的电路建模方法并对其发展趋势给予了展望。 展开更多
关键词 三维集成电路 硅通孔 热驱动物理设计 建模与仿真
下载PDF
基于环形振荡器的绑定前硅通孔测试 被引量:5
2
作者 张鹰 梁华国 +2 位作者 常郝 刘永 李黄褀 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第11期2177-2183,共7页
硅通孔(TSV)的电阻开路故障和泄漏故障会降低三维集成电路的良率和可靠性,为在制造流中尽早排除故障TSV,提出一种基于环形振荡器的绑定前TSV测试方法.首先将环形振荡器的TSV接收器分为一般反相器和施密特触发器,并比较这2种环形振荡器... 硅通孔(TSV)的电阻开路故障和泄漏故障会降低三维集成电路的良率和可靠性,为在制造流中尽早排除故障TSV,提出一种基于环形振荡器的绑定前TSV测试方法.首先将环形振荡器的TSV接收器分为一般反相器和施密特触发器,并比较这2种环形振荡器的测试分辨率;然后把施密特触发器作为TSV接收器引入绑定前TSV测试;为防止误测或误诊断,采用多个低电压测试TSV.基于45 nm PTM CMOS工艺的HSPICE模拟结果表明,与现有同类方法相比,该方法具有更高的测试分辨率,且能测试大电容TSV和同时存在电阻开路故障和泄漏故障的TSV. 展开更多
关键词 三维集成电路 硅通孔 绑定前测试 电阻开路故障 泄漏故障
下载PDF
层间微通道液体冷却3D-ICs的仿真研究 被引量:3
3
作者 高仙仙 陈艺欣 +1 位作者 申利梅 陈焕新 《制冷与空调》 2020年第2期35-39,43,共6页
近年来,随着半导体工业的迅速发展,芯片特征尺寸逐渐减小逐渐接近极限,为此提出三维集成电路(3D-ICs),集成度显著提高,但同时也造成芯片功率密度成倍增加,层间微通道液体冷却因其结构紧凑、传热效果较好、压降低等优点成为备受关注的焦... 近年来,随着半导体工业的迅速发展,芯片特征尺寸逐渐减小逐渐接近极限,为此提出三维集成电路(3D-ICs),集成度显著提高,但同时也造成芯片功率密度成倍增加,层间微通道液体冷却因其结构紧凑、传热效果较好、压降低等优点成为备受关注的焦点。本文采用仿真工具3D-ICE建立带有层间微通道液体冷却的不同通道类型的3D-ICs模型,模拟分析层间通道的物性参数如通道壁厚/针肋直径、通道高度、制冷剂流速/达西速度对三维芯片温度分布的影响情况。结果表明,给定条件下,热点温度随通道壁厚/针肋直径的增加而减少,在50~100变化快,温降最高可达1.309℃,随后趋于稳定;热点温度随通道高度变化的变化因通道类型而异,矩形直通道Tmax在0~1间迅速降低,随后逐渐升高,线性微针肋Tmax在一定范围内较矩形直通道平缓下降,随后缓慢升高或趋于平稳;热点温度随制冷剂流速/达西速度的增加而降低,且变化逐渐平缓。 展开更多
关键词 层间微通道液体冷却 3D-ics 3D-ICE 微通道模型 热管理
下载PDF
一种3D堆叠集成电路中间绑定测试时间优化方案 被引量:14
4
作者 常郝 梁华国 +2 位作者 蒋翠云 欧阳一鸣 徐辉 《电子学报》 EI CAS CSCD 北大核心 2015年第2期393-398,共6页
中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考... 中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势. 展开更多
关键词 三维堆叠集成电路 中间绑定测试 硅通孔 测试访问机制 整数线性规划
下载PDF
单级功率因数校正变换器拓扑结构的研究
5
作者 韩丽艳 《北京石油化工学院学报》 2005年第2期16-20,共5页
为了减小AC/DC变流电路输入端谐波电流产生的谐波“污染”,提高输入端功率因数,对现有的单级功率因数校正变换器的拓扑进行了分析和比较。发现Boost型单级PFC变换器的两端模式和三端模式具有相似性,且可以相互转换,并利用仿真验证了该... 为了减小AC/DC变流电路输入端谐波电流产生的谐波“污染”,提高输入端功率因数,对现有的单级功率因数校正变换器的拓扑进行了分析和比较。发现Boost型单级PFC变换器的两端模式和三端模式具有相似性,且可以相互转换,并利用仿真验证了该结论。根据不同需要提出或得到一些新型的拓扑结构。 展开更多
关键词 功率因数校正 变换器 拓扑 三端模式 两端模式
下载PDF
双硅通孔在线容错方案 被引量:2
6
作者 梁华国 李黄祺 +2 位作者 常郝 刘永 欧阳一鸣 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第7期1169-1174,共6页
三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达... 三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达到自动屏蔽泄漏故障的目的;设计了对称的短暂放电结构,在TSV发生电阻开路故障时实现对输出信号的自动修复.理论分析和实验结果表明,文中方案可在无测试时间和电路端口开销且不中断电路正常工作的前提下,对TSV的泄漏和电阻开路2种故障进行在线容错,有效地提高三维集成电路的良率和可靠性. 展开更多
关键词 三维集成电路 硅通孔 在线容错 泄漏故障 电阻开路故障
下载PDF
基于TSV技术的3D电感的设计与实现 被引量:1
7
作者 薛宇 张洪泽 +1 位作者 刘鹏飞 朱健 《电子元件与材料》 CAS CSCD 北大核心 2018年第6期49-52,共4页
随着集成电路集成度越来越高,传统的2D片上电感损耗高、占位面积大等缺点日益明显,无法满足3D集成的要求,因此提出了一种基于硅通孔(TSV)技术的新型螺旋3D电感。首先介绍了新型电感的结构,并进行了损耗机理的分析,通过仿真数据研究了基... 随着集成电路集成度越来越高,传统的2D片上电感损耗高、占位面积大等缺点日益明显,无法满足3D集成的要求,因此提出了一种基于硅通孔(TSV)技术的新型螺旋3D电感。首先介绍了新型电感的结构,并进行了损耗机理的分析,通过仿真数据研究了基于TSV的3D电感的可行性,最后制作了实物并进行测试。测试结果表明,基于TSV的3D电感Q值在2.55 GHz达到峰值25左右,电感值在3 GHz内可以稳定在4 n H左右,自谐振频率为6 GHz左右。实现了高Q值、低占位面积的目标。 展开更多
关键词 硅通孔 电感 三维集成 微系统 无源集成器件 三维集成电路
下载PDF
基于文献分析的3D打印技术的演化及发展前沿 被引量:9
8
作者 王灿友 苏秦 《情报杂志》 CSSCI 北大核心 2015年第9期72-77,71,共7页
3D打印技术作为"一项将要改变世界的技术",已引起全球关注。培育3D打印技术,对各国高端制造业转型升级和提升核心竞争力具有重要意义。以文献计量学方法为基础,综合运用Bibexcel、Citespace等软件全面地揭示3D打印技术学术领... 3D打印技术作为"一项将要改变世界的技术",已引起全球关注。培育3D打印技术,对各国高端制造业转型升级和提升核心竞争力具有重要意义。以文献计量学方法为基础,综合运用Bibexcel、Citespace等软件全面地揭示3D打印技术学术领域的研究热点。研究首先描述3D打印技术领域的发展现状及其4大主流的研究学术领域,其次分析了3D打印技术演进历程并绘制近5年3D打印技术学术领域的演进与研究前沿的知识图谱并得出了相应的结论。 展开更多
关键词 3D打印 文献计量学 共被引分析 生物材料 CITESPACE
下载PDF
复杂大电网MCS升级改造面临的严峻挑战 被引量:4
9
作者 丁道齐 《中国电力》 CSCD 北大核心 2010年第7期1-7,共7页
由于人们尚未充分认清和把握3S(EPS/ICS/MCS)复杂大电网具有的动力学行为本质特性,致使世界上各大电力系统研究开发的大电网在线安全监控系统(MCS)缺乏充分的理论基础,更缺乏运行实践,不能阻止大停电事故继续发生和电网崩溃。复杂大电网... 由于人们尚未充分认清和把握3S(EPS/ICS/MCS)复杂大电网具有的动力学行为本质特性,致使世界上各大电力系统研究开发的大电网在线安全监控系统(MCS)缺乏充分的理论基础,更缺乏运行实践,不能阻止大停电事故继续发生和电网崩溃。复杂大电网MCS升级改造正面临着严峻挑战:如更多的威胁和脆弱性的引入和扩散;对电网安全威胁来源的多样化和对入侵者手段的预测;对3S电网复杂性及其动力学行为特征的把握;3S电网EPS/ICS/MCS三者相互影响和相互依存性;硬实时约束通信系统的支撑等,成为实现在线控制的最大障碍,因此要建立一个适应3S电网需求的广域动态在线监控系统(MCS),是相当复杂和困难的。 展开更多
关键词 复杂大电网 3S电网 复杂交互式电网 监控系统 相互依存 硬实时通信
下载PDF
Circuit modeling and performance analysis of SWCNT bundle 3D interconnects
10
作者 钱利波 朱樟明 +1 位作者 丁瑞雪 杨银堂 《Journal of Semiconductors》 EI CAS CSCD 2013年第9期171-177,共7页
Metallic carbon nanotubes (CNTs) have been proposed as a promising alternative to Cu interconnects in future integrated circuits (ICs) for their remarkable conductive, mechanical and thermal properties. Compact eq... Metallic carbon nanotubes (CNTs) have been proposed as a promising alternative to Cu interconnects in future integrated circuits (ICs) for their remarkable conductive, mechanical and thermal properties. Compact equiv alent circuit models for single-walled carbon nanotube (SWCNT) bundles are described, and the performance of SWCNT bundle interconnects is evaluated and compared with traditional Cu interconnects at different interconnect levels for through-silicon-via-based three dimensional (3D) ICs. It is shown that at a local level, CNT interconnects exhibit lower signal delay and smaller optimal wire size. At intermediate and global levels, the delay improvement becomes more significant with technology scaling and increasing wire lengths. For 1 mm intermediate and 10 mm global level interconnects, the delay of SWCNT bundles is only 49.49% and 52.82% that of the Cu wires, respec tively. 展开更多
关键词 three-dimensional integrated circuits 3D ics carbon nanotube (CNT) signal delay repeater inser-tion
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部