期刊文献+
共找到43篇文章
< 1 2 3 >
每页显示 20 50 100
高精度带隙基准电压源的实现 被引量:28
1
作者 江金光 王耀南 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第7期852-857,共6页
提出了一种高精度带隙基准电压源电路 ,通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源 .设计得到了在 - 2 0~ +80℃温度范围内温度系数为 3× 1 0 - 6 /℃和 - 85 d B的电源电压抑制比的带隙基准电压源电路 .... 提出了一种高精度带隙基准电压源电路 ,通过补偿其输出电压所经过的三极管的基极电流获得精确的镜像电流源 .设计得到了在 - 2 0~ +80℃温度范围内温度系数为 3× 1 0 - 6 /℃和 - 85 d B的电源电压抑制比的带隙基准电压源电路 .该电路采用台积电 (TSMC) 0 .35 μm、3.3V/ 5 V、5 V电源电压、2层多晶硅 4层金属 (2 P4 M)、CMOS工艺生产制造 ,芯片中基准电压源电路面积大小为 0 .6 5 4 mm× 0 .340 mm,功耗为 5 .2 m W. 展开更多
关键词 高精度 电流补偿 温度补偿 温度系数 带隙基准电压源 EEACC 1280 2570D
下载PDF
深亚微米设计中天线效应的消除 被引量:6
2
作者 杨旭 黄令仪 +1 位作者 叶青 周玉梅 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第7期879-883,共5页
分析了 PAE效应 (process antenna effect)的成因 ,并在此基础上提出了几种在深亚微米 ASIC设计中消除PAE效应的方法 .其方法应用于“龙芯 - I CPU”的后端设计 。
关键词 PAE效应 等离子 栅氧化层 可靠性 EEACC 1265A 2570A
下载PDF
混合信号SoC中的衬底噪声耦合效应
3
作者 吴晓鹏 杨银堂 朱樟明 《现代电子技术》 2006年第8期118-122,共5页
衬底噪声耦合是深亚微米混合信号集成电路中常见的噪声干扰效应,严重地影响了模拟电路的性能。系统地阐述混合信号SoC中的衬底噪声耦合效应及其研究现状,讨论利用基于格林方程的边界元法对衬底建模的方法,并且分别从工艺、版图、电路等... 衬底噪声耦合是深亚微米混合信号集成电路中常见的噪声干扰效应,严重地影响了模拟电路的性能。系统地阐述混合信号SoC中的衬底噪声耦合效应及其研究现状,讨论利用基于格林方程的边界元法对衬底建模的方法,并且分别从工艺、版图、电路等不同层次衬底噪声耦合效应的抑制方法与技术,同时对将来衬底噪声研究的发展方向以及新思路进行分析与讨论。 展开更多
关键词 混合信号 村底噪声 建模方法 EEACC 2550X 2570A
下载PDF
差分式连续时间电流型CMOS跨导──电容低通滤波器 被引量:3
4
作者 郭静波 戴逸松 韩庆全 《微电子学》 CAS CSCD 1996年第6期359-362,共4页
应用信号流图法对电流系统传递函数直接模拟,提出了一种新颖的差分式连续时间电流模式CMOS跨导-电容低通滤波器的实现方案。由于采用了差分式结构和电流负反馈,整个电路方案具有差分式结构和电流型电路的优点;并且仅使用最少数... 应用信号流图法对电流系统传递函数直接模拟,提出了一种新颖的差分式连续时间电流模式CMOS跨导-电容低通滤波器的实现方案。由于采用了差分式结构和电流负反馈,整个电路方案具有差分式结构和电流型电路的优点;并且仅使用最少数量的OTA和电容,与数字CMOS工艺兼容,适于全集成。面向实际电路完成了MOS管级的计算机仿真,结果表明。 展开更多
关键词 模拟集成电路 滤波器 CMOS OTA
下载PDF
一种单斜坡积分型A/D转换器 被引量:2
5
作者 张家斌 唐政维 《微电子学》 CAS CSCD 1996年第6期405-408,共4页
介绍了一种单斜坡积分型模/数转换器的设计原理及关键技术。提出了输入对管匹配和非匹配失调设计技术,从电路、版图和工艺上进行优化设计。采用铝栅工艺研制的SAD4447六通道模/数转换器在5V、10V、15V三种电源下工作... 介绍了一种单斜坡积分型模/数转换器的设计原理及关键技术。提出了输入对管匹配和非匹配失调设计技术,从电路、版图和工艺上进行优化设计。采用铝栅工艺研制的SAD4447六通道模/数转换器在5V、10V、15V三种电源下工作,转换线性度<0.3%。 展开更多
关键词 模拟电路 A/D转换器 单斜坡积分
下载PDF
一种新型的开关电容Hopfield神经网络
6
作者 宋荣方 《微电子学》 CAS CSCD 1996年第6期378-381,共4页
人工神经网络的单片集成是一个受到广泛关注的问题。采用开关电容技术对此进行了研究。讨论了连续时间Hopfield神经元的两种开关电容实现方案。提出了利用开关电容网络来实现连续的Hopfield神经网络的新方法。该方法便... 人工神经网络的单片集成是一个受到广泛关注的问题。采用开关电容技术对此进行了研究。讨论了连续时间Hopfield神经元的两种开关电容实现方案。提出了利用开关电容网络来实现连续的Hopfield神经网络的新方法。该方法便于单片集成。 展开更多
关键词 模拟集成电路 神经网络 开关电容
下载PDF
一种RISC单片机的分块结构寄存器堆
7
作者 齐家月 骆晓东 《微电子学》 CAS CSCD 1996年第6期382-386,共5页
介绍了一种用于RISC单片机PIC16C57的寄存器堆,讨论了为降低功耗所采用的分块结构,详细说明了译码逻辑、SRAM单元。
关键词 数字集成电路 微处理器 寄存器堆 SRAM
下载PDF
一种3VCMOS音乐集成电路的设计原理
8
作者 谭开洲 《微电子学》 CAS CSCD 1996年第6期413-417,共5页
介绍了一种数字式全定制音乐集成电路设计原理。对伪音阶发生器、节拍发生器等子电路作了较详细的叙述。采用这种原理可设计出单芯片驱动压电陶瓷和发光二极管的音乐集成电路,该电路无须外接电阻、电容,可存储数首歌曲;另外,还可设... 介绍了一种数字式全定制音乐集成电路设计原理。对伪音阶发生器、节拍发生器等子电路作了较详细的叙述。采用这种原理可设计出单芯片驱动压电陶瓷和发光二极管的音乐集成电路,该电路无须外接电阻、电容,可存储数首歌曲;另外,还可设计出一种数字音频程控频率合成器,时钟为f0时,可控频率范围为f02~f02N。 展开更多
关键词 数字电路 全定制IC CMOS电路 ASIC 频率合成
下载PDF
0.7V,11ppm/℃,纳瓦功耗的基准源 被引量:1
9
作者 郭宝增 陈迎乐 +1 位作者 王永青 姚金宝 《微计算机信息》 北大核心 2007年第29期310-312,共3页
介绍了一种简单的高性能基准源电路,该电路利用了工作在饱和区和亚阈值区的MOS晶体管迁移率和阈值电压温度特性进行补偿,此外还利用二极管反相偏置电流的温度特性来改进电路的高温段的特性。使用HSPICE进行模拟,结果表明在电源电压为0.... 介绍了一种简单的高性能基准源电路,该电路利用了工作在饱和区和亚阈值区的MOS晶体管迁移率和阈值电压温度特性进行补偿,此外还利用二极管反相偏置电流的温度特性来改进电路的高温段的特性。使用HSPICE进行模拟,结果表明在电源电压为0.9V,温度在?20℃至120℃之间变化时,输出的基准电压为525mV,温度系数为11ppm/℃,功耗只有736nW。该电路电源电压可低至0.7V。电源噪声频率为1kHz时的电源抑制比为?48dB。 展开更多
关键词 补偿 低功耗 低压 高精度 电压源 EEACC 1205 1280 2560 2570D
下载PDF
基于SMIC 180nm工艺的内插延时链型TDC芯片
10
作者 汪炯 马毅超 +2 位作者 蒋俊国 庄建 滕海云 《半导体技术》 北大核心 2023年第12期1108-1114,共7页
在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计... 在高能同步辐射光源的高分辨谱学线站系统(HEPS-B5)的核共振散射实验中,为满足测试样品对时间数字转换皮秒级的高分辨率时间测量要求,基于SMIC 180 nm工艺设计了一款内插延时链型的四通道时间数字转换器(TDC)芯片。该TDC芯片采用“粗计数”和“细计数”相结合的链状结构,通过内插延时链法来提高测量分辨率,并结合时钟计数器以实现较大的动态测量范围。为了阻止亚稳态的传递,使用两级反相器作为基本延时单元,另外通过异步先进先出(FIFO)缓冲器实现数据在不同时钟域之间的安全传递。实验测试结果表明,该TDC芯片的时间分辨率可达到56.3 ps,动态测量范围为0~262μs,能够满足核共振散射实验的高精度时间测量要求。 展开更多
关键词 高能同步辐射光源(HEPS) 内插延时链 时间数字转换器(TDC) 高分辨率 180nm工艺
下载PDF
Adaptive Layout Partitioning for Dark Field Alternating Phase-Shift Mask Design 被引量:1
11
作者 王迪 吴为民 洪先龙 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第7期766-770,共5页
A new partitioning methodology is presented to accelerate 130nm and beyond large scale alternating phase shift mask(Alt PSM) design flow.This method deals with granularity self adaptively.Phas... A new partitioning methodology is presented to accelerate 130nm and beyond large scale alternating phase shift mask(Alt PSM) design flow.This method deals with granularity self adaptively.Phase conflicts resolution approaches are described and strategies guaranteeing phase compatible during layout compaction are also discussed.An efficient CAD prototype for dark field Alt PSM based on these algorithms is implemented.The experimental results on several industry layouts show that the tool can successfully cope with the rapid growth of phase conflicts with good quality and satisfy lower resource consumption with different requirements of precision and speedup. 展开更多
关键词 IC CAD phase-shift mask PARTITION phase conflict design for manufacturing
下载PDF
一个超低通开关电容滤波器的设计
12
作者 白德钊 洪志良 《微电子学》 CAS CSCD 北大核心 1997年第4期247-250,共4页
介绍了转折频率为35Hz的超低通开关电容滤波器单元的设计。滤波器的时钟频率为8KHz,最大电容比为51,单位电容为0.2pF,采用3μmCMOSSMDP工艺实现。该电路对小信号有较好的信噪比。
关键词 ASIC 模拟电路 滤波器 CMOS 开关电容滤波器
下载PDF
一种带接口的CMOS10位电流型乘法D/A转换器
13
作者 石红 《微电子学》 CAS CSCD 1996年第6期409-412,共4页
介绍了一种带接口的单片CMOS10位电流型乘法D/A转换器的设计及工作方式。着重阐述逻辑电平转换、控制逻辑的结构设计及其工作方式。在不修调电阻网络的情况下,该D/A转换器在5V、15V下,其线性误差、微分误差。
关键词 模拟集成电路 接口集成电路 CMOS电路
下载PDF
基于边界元法的二维VLSI版图电容提取
14
作者 胡庆生 林争辉 《微电子学》 CAS CSCD 北大核心 1997年第4期267-271,共5页
提出了一种用边界元法计算VLSI版图电容的方法,通过求解二维拉普拉斯方程,直接得到版图中各种类型的电容的值。该方法提取数据准确简单,占用内存少,计算效率高,且有轻而的精度。用该方法时几种典型的VLSI版图电容进行提取... 提出了一种用边界元法计算VLSI版图电容的方法,通过求解二维拉普拉斯方程,直接得到版图中各种类型的电容的值。该方法提取数据准确简单,占用内存少,计算效率高,且有轻而的精度。用该方法时几种典型的VLSI版图电容进行提取,均取得较好的结果。 展开更多
关键词 边界元法 VLSI 参数提取 电容矩阵
下载PDF
基于性能的FPGA再设计过程中的工艺映射
15
作者 张万鹏 童家榕 唐璞山 《微电子学》 CAS CSCD 北大核心 1997年第4期272-275,共4页
提出了-个基于性能的LUT结构的FPGA再设计过程中的工艺映射算法。采用该算法不改变网络的拓扑结构,而是用特征函数以及时原布尔网络进行相应的约束实现电路的再设计,从而避免了在再设计过程中重新考虑电路的时延和布局布线结... 提出了-个基于性能的LUT结构的FPGA再设计过程中的工艺映射算法。采用该算法不改变网络的拓扑结构,而是用特征函数以及时原布尔网络进行相应的约束实现电路的再设计,从而避免了在再设计过程中重新考虑电路的时延和布局布线结果,用于较大规模的电路有很好的实验结果。 展开更多
关键词 ASIC FPGA 工艺映射 IC CAD
下载PDF
一种适合12位A/D转换器的高速缓冲器
16
作者 陈亮 《微电子学》 CAS CSCD 北大核心 1997年第4期276-279,共4页
详细论述了一种建立时间为50ns(max,精确到0.1%)的高速缓冲器的工作原理及其特殊结构。借助Tspice和CAD技术对电路设计和工艺过程中的实时参数进行模拟设计,使研制的高速缓冲器具有高速度、高精度和高可靠性。... 详细论述了一种建立时间为50ns(max,精确到0.1%)的高速缓冲器的工作原理及其特殊结构。借助Tspice和CAD技术对电路设计和工艺过程中的实时参数进行模拟设计,使研制的高速缓冲器具有高速度、高精度和高可靠性。介绍了高速缓冲器在转换时间为6μs的12位A/D转换器中的应用情况。 展开更多
关键词 模拟集成电路 A/D转换器 高速缓冲器
下载PDF
一种FPGA的硬线化技术:SMPGA
17
作者 羊性滋 葛元庆 +1 位作者 孙自敏 李旭东 《微电子学》 CAS CSCD 1996年第6期353-358,共6页
对国内广泛应用的XilinxFPGA进行了研究。在此基础上,开发了一种FP-GA硬线化技术——SMPGA。该技术具有兼容性好、成本低和转换迅速等优点。叙述了实现FPGA硬线化技术的基本思路和方法。详细介绍了SMPGA... 对国内广泛应用的XilinxFPGA进行了研究。在此基础上,开发了一种FP-GA硬线化技术——SMPGA。该技术具有兼容性好、成本低和转换迅速等优点。叙述了实现FPGA硬线化技术的基本思路和方法。详细介绍了SMPGA母片的版图设计和编程转换软件以及LCA电路图提取软件的开发。实验结果证明。 展开更多
关键词 集成电路 逻辑阵列 FPGA 硬线化技术
下载PDF
用边界元法提取VLSI版图电阻
18
作者 胡庆生 林争辉 汪晓岩 《微电子学》 CAS CSCD 1996年第6期363-367,共5页
介绍了VLSI版图验证中电阻提取的基本原理和主要方法,给出了一种新颖的基于边界元法的电阻提取算法。该算法采用变节点单元,较好地解决了实际问题中经常出现的角点问题。通过应用该算法对几个实例进行提取。
关键词 VLSI IC CAD 版图验证 电阻提取 边界元法
下载PDF
一种逻辑加密卡安全体系的实现
19
作者 史谦 陈杰 邵丙铣 《微电子学》 CAS CSCD 1996年第6期373-377,共5页
介绍并讨论了一种逻辑加密卡安全体系实现的设计方法,针对加密卡成本较低、使用方便、安全性较好、用途广泛等要求,提出了包括密码认证体系和写保护体系在内的安全系统。
关键词 集成电路卡 智能卡 E^2PROM 密码认证
下载PDF
Better Initial Placement Algorithm for Large-Scale Mixed-Mode Detailed Placement
20
作者 周强 罗丽娟 +1 位作者 洪先龙 周汉斌 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第7期784-789,共6页
An algorithm is presented for better legal solution in detailed placement of large scale mixed macros and standard cells IC design.Due to the limitation of computing complexity,an effective and efficient initial place... An algorithm is presented for better legal solution in detailed placement of large scale mixed macros and standard cells IC design.Due to the limitation of computing complexity,an effective and efficient initial placement is very important for detailed placement.Novelty of this algorithm lies in a better solution at initial stage by using network flow method to satisfy row capacity constraint and the thought of linear placement problem(LPP) to resolve overlaps.Moreover,divide and conquer strategy and other simplified methods are adopted to minimize complexity.Experimental results show that the algorithm can get an average of 16% wire length improvement on PAFLO in reasonable CPU time. 展开更多
关键词 PLACEMENT detailed placement mixed mode placement ALGORITHM
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部