期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
频控阵雷达多路相参信号源的设计与实现
被引量：
2
1
作者
王子樵
徐湛
+1 位作者
陈晋辉
职如昕
《电子测量技术》
2020年第3期11-16,共6页
针对频控阵雷达高相参精度、低复杂度、小型化的设计需求,提出了一种基于FPGA和射频捷变收发器的多路相参信号源设计方案。利用多片射频捷变收发器产生8路基带同步信号,采用将一路发射信号回接到各接收通路的一发多收自校准方式,并运用...
针对频控阵雷达高相参精度、低复杂度、小型化的设计需求,提出了一种基于FPGA和射频捷变收发器的多路相参信号源设计方案。利用多片射频捷变收发器产生8路基带同步信号,采用将一路发射信号回接到各接收通路的一发多收自校准方式,并运用基于1 bit量化检测校正相位模糊的方法,对多路信号的相位进行检测和调整,实现多路射频信号的无相位模糊相参发射。该信号源设计方案实现复杂度低,占用资源少,可输出多路500 MHz^6 GHz相参的LFM射频信号。
展开更多
关键词
频控阵雷达
相参信号
FPGA
信号源
1
bit
量化
下载PDF
职称材料
基于1 bit量化的超宽带同步技术研究
被引量：
2
2
作者
聂青
方宁
+2 位作者
徐湛
高飞
杨博
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2017年第2期175-179,共5页
为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1bit量化方法及多径能量积累的抗多径算法,提出了一种基于1bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1bit量化同步方法对...
为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1bit量化方法及多径能量积累的抗多径算法,提出了一种基于1bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1bit量化方法引入2dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.
展开更多
关键词
1
bit
量化
多路并行
同步
高斯信道
瑞利信道
信噪比
下载PDF
职称材料
题名
频控阵雷达多路相参信号源的设计与实现
被引量：
2
1
作者
王子樵
徐湛
陈晋辉
职如昕
机构
北京信息科技大学信息与通信工程学院
北京信息科技大学现代测控技术教育部重点实验室
出处
《电子测量技术》
2020年第3期11-16,共6页
基金
国家自然科学基金资助项目(61620106001)
北京市优秀人才资助计划青年拔尖项目(2016000026833ZK08)
+1 种基金
北京市属高校高水平教师队伍建设支持计划“青年拔尖人才培养计划”(CIT&TCD201704065)
北京信息科技大学学科建设类项目(5121911006)资助。
文摘
针对频控阵雷达高相参精度、低复杂度、小型化的设计需求,提出了一种基于FPGA和射频捷变收发器的多路相参信号源设计方案。利用多片射频捷变收发器产生8路基带同步信号,采用将一路发射信号回接到各接收通路的一发多收自校准方式,并运用基于1 bit量化检测校正相位模糊的方法,对多路信号的相位进行检测和调整,实现多路射频信号的无相位模糊相参发射。该信号源设计方案实现复杂度低,占用资源少,可输出多路500 MHz^6 GHz相参的LFM射频信号。
关键词
频控阵雷达
相参信号
FPGA
信号源
1
bit
量化
Keywords
FDA
phase-coherence
FPGA
Signal
Generator
1
bit
quantification
分类号
TN409 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于1 bit量化的超宽带同步技术研究
被引量：
2
2
作者
聂青
方宁
徐湛
高飞
杨博
机构
北京理工大学信息与电子学院
北京信息科技大学信息与通信工程学院
出处
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2017年第2期175-179,共5页
基金
国家自然科学基金资助项目(61301089 61402044)
国家部委"八六三"计划项目(2015AA01A706)
+1 种基金
北京市教委科研计划资助项目(KM201511232011)
北京市科技新星计划资助项目(Z161100004916086)
文摘
为有效简化FPGA运算复杂度,降低FPGA处理时钟,在传统的滑动窗相关的基础上,结合1bit量化方法及多径能量积累的抗多径算法,提出了一种基于1bit量化的超宽带多路并行同步方法,在此基础上设计了FPGA实现方案.推导分析了1bit量化同步方法对系统性能的影响,给出了信噪比损失的量化结果.仿真结果表明,在低信噪比条件下,1bit量化方法引入2dB的信噪比损失.在高斯信道和瑞利信道下,通过针对虚警概率和漏检概率的分析及仿真,找到最优门限范围.
关键词
1
bit
量化
多路并行
同步
高斯信道
瑞利信道
信噪比
Keywords
1
bit
quantification
multi-channel
parallel
synchronous
Gauss
channel
Rayleigh
channel
SNR
分类号
TN945.4 [电子电信—信号与信息处理]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
频控阵雷达多路相参信号源的设计与实现
王子樵
徐湛
陈晋辉
职如昕
《电子测量技术》
2020
2
下载PDF
职称材料
2
基于1 bit量化的超宽带同步技术研究
聂青
方宁
徐湛
高飞
杨博
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2017
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
