高速服务器主板主芯片到存储器的高速信号传输通过Double Data Rate(简称DDR)技术实现,传输高速信号的连接线简称为DDR阻抗线。因主芯片相对存储器位置能布设管脚的空间要小,从主芯片到存储器的DDR高速阻抗线呈扇出形状,主芯片位置的阻...高速服务器主板主芯片到存储器的高速信号传输通过Double Data Rate(简称DDR)技术实现,传输高速信号的连接线简称为DDR阻抗线。因主芯片相对存储器位置能布设管脚的空间要小,从主芯片到存储器的DDR高速阻抗线呈扇出形状,主芯片位置的阻抗线线宽相对存储器位置要小,存在阻抗不连续问题。对靠近主芯片位置的DDR阻抗线增加规则的凸耳状走线可提升整段DDR阻抗不匹配问题。增加规则的凸耳走线的阻抗线又称Tabbed Routiing阻抗(简称TAB阻抗)。探究布设不同形状和不同尺寸的TAB设计来提升阻抗不连续问题,根据材料等级选择一种最佳的布线设计模式,对TAB阻抗设计及生产制作控制都有较大指导意义。展开更多
文摘高速服务器主板主芯片到存储器的高速信号传输通过Double Data Rate(简称DDR)技术实现,传输高速信号的连接线简称为DDR阻抗线。因主芯片相对存储器位置能布设管脚的空间要小,从主芯片到存储器的DDR高速阻抗线呈扇出形状,主芯片位置的阻抗线线宽相对存储器位置要小,存在阻抗不连续问题。对靠近主芯片位置的DDR阻抗线增加规则的凸耳状走线可提升整段DDR阻抗不匹配问题。增加规则的凸耳走线的阻抗线又称Tabbed Routiing阻抗(简称TAB阻抗)。探究布设不同形状和不同尺寸的TAB设计来提升阻抗不连续问题,根据材料等级选择一种最佳的布线设计模式,对TAB阻抗设计及生产制作控制都有较大指导意义。
