基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅...基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。展开更多
介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传...介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。展开更多
提出了一种自偏置,共源共栅(Cascode)结构的标准CMOS带隙基准电路,未使用运算放大器,占用面积小,功耗低,有利于集成到低功耗电路系统.采用新颖的Power On Reset电路解决了自偏置电路的启动问题.采用基极电流消除技术和基极电阻补偿技术...提出了一种自偏置,共源共栅(Cascode)结构的标准CMOS带隙基准电路,未使用运算放大器,占用面积小,功耗低,有利于集成到低功耗电路系统.采用新颖的Power On Reset电路解决了自偏置电路的启动问题.采用基极电流消除技术和基极电阻补偿技术实现高精度.在UMC0.25μm3.3V电源电压CMOS工艺条件下进行模拟验证,模拟结果表明:带隙基准输出电压为1.2083V,在-20～80℃温度范围内,温度系数为8×10-6/℃,电源抑制比(PSRR)为-65.8dB,功耗小于200μW,输出噪声225nV2～(1/Hz)展开更多
文摘基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。
文摘介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。
文摘提出了一种自偏置,共源共栅(Cascode)结构的标准CMOS带隙基准电路,未使用运算放大器,占用面积小,功耗低,有利于集成到低功耗电路系统.采用新颖的Power On Reset电路解决了自偏置电路的启动问题.采用基极电流消除技术和基极电阻补偿技术实现高精度.在UMC0.25μm3.3V电源电压CMOS工艺条件下进行模拟验证,模拟结果表明:带隙基准输出电压为1.2083V,在-20～80℃温度范围内,温度系数为8×10-6/℃,电源抑制比(PSRR)为-65.8dB,功耗小于200μW,输出噪声225nV2～(1/Hz)
