-
题名嵌入式微处理器中的低功耗Cache技术研究
被引量：1
- 1
-
-
作者
胡瑞
马鹏
章建雄
-
机构
中国电子集团公司第三十二研究所
-
出处
《计算机工程》
CAS
CSCD
北大核心
2015年第7期75-81,共7页
-
文摘
高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高。针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略。在Cache中增加一个缓冲寄存器(Buffer),用以存储最近Cache命中后被访问的标签和数据子阵列信息。在开始进行标签访问之前,选中该Buffer,并将所访问的Cache标签和Buffer标签进行匹配,根据匹配结果选择采用路预测访问或分段访问方式。通过Mi Bench基准测试程序并使用Simple Scalar和Sim-Panalyzer进行实验,结果表明,与传统组相联Cache技术相比,该策略能降低25.15%的能量延迟积。
-
关键词
低功耗
高速缓冲存储器
多路组相联
路预测
分阶段
预访问
-
Keywords
low power consumption
Cache
multi-way set-associative
way-predicting
phased
pre-access
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
-
题名预访问与QMS现场审核
- 2
-
-
作者
李丽华
-
机构
CQC四川评审中心
-
出处
《中国质量认证》
2004年第9期44-45,共2页
-
文摘
实施质量管理体系(QMS)审核会遇到许多问题，其中影响现场审核顺利进行的常见问题是：审核组事前对受审核方的情况了解不够，双方缺乏沟通。笔者认为，在现场审核前合理地运用预访问功能，有助于现场审核的顺利实施。
-
关键词
QMS
现场审核
质量管理体系
预访问
分布地形
组织机构
-
分类号
F203
[经济管理—国民经济]
G307
[文化科学]
-
-
题名一种低功耗指令Cache的设计与实现
被引量：3
- 3
-
-
作者
郑新建
田泽
张骏
-
机构
中国航空计算技术研究所
-
出处
《微电子学与计算机》
CSCD
北大核心
2015年第7期25-28,共4页
-
文摘
指令Cache的功耗主要源于Cache对数据存储器和标志存储器的访问.结合处理器的分支预测技术,利用处理器顺序执行指令时,对Cache标志存储器的空闲时间进行标志存储器预访问,能够在不降低Cache性能的同时,减少标志存储器和数据存储器的访问,降低Cache的功率消耗.提出了一种低功耗指令Cache的设计方法——BPPA,结合了处理器分支预测技术与Cache预防问技术来降低指令Cache的功耗.实现结果表明,与未使用BPPA技术的指令Cache相比,针对不同典型应用可以减少指令Cache功耗平均30%左右.
-
关键词
CACHE
低功耗
分支预测
标志预访问
-
Keywords
cache
low power
branch prediction
cache pre-access
-
分类号
TP302.8
[自动化与计算机技术—计算机系统结构]
-
