-
题名高速电流舵数模转换器减小时序失配的方法
被引量：1
- 1
-
-
作者
付裕深
黄成宇
孙立猛
李学清
杨华中
-
机构
清华大学电子与工程系
北京信息科学与技术国家研究中心
-
出处
《中国科学：信息科学》
CSCD
北大核心
2022年第4期675-686,共12页
-
基金
国家自然科学基金(批准号:61934009)资助项目。
-
文摘
随着电流舵数模转换器(digital-to-analog converter,DAC)工作频率的提高,即使是数百飞秒的时序失配也会严重恶化高性能DAC的动态性能.在这一类DAC中,锁存驱动器模块直接控制电流源的开关切换,其时序直接影响电流舵DAC输出模拟信号的码间过渡动态特性.电流舵DAC锁存驱动器时序失配的主要来源,包括时钟网络延时失配、开关驱动晶体管的梯度失配和随机失配.一方面,在传统时钟网络中,不同位置节点间的失配是时钟网络延时失配的重要来源;另一方面,增加开关驱动晶体管尺寸可减少随机失配造成的延时偏差,但增加梯度失配造成的延时偏差.为了减小锁存驱动器时序失配提升DAC动态性能,本文提出了一种通过改变时钟网络连接方式减小时钟延时失配的方法,以及一种综合考虑梯度失配与随机失配的联合设计方法.为了验证所提方法的有效性,在65 nm工艺下设计了一个14b精度的DAC,流片测试结果表明在1 GS/s采样率、430 MHz信号带宽内,实测的无杂散动态范围(spurious-free dynamic range,SFDR)大于70 dB.与相同工艺下设计但并未采用本文所提出的时序优化方法的DAC测试结果对比表明,本文提出的时序优化方法以功耗从106 mW提升到160 mW为代价,将SFDR大于70 dB的信号带宽从210 MHz提升到430 MHz.
-
关键词
时序失配
数模转换器(DAC)
时钟网络
梯度失配
随机失配
无杂散动态范围(SFDR)
-
Keywords
timing mismatch
digital-to-analog converter(DAC)
clock network
gradient mismatch
random mismatch
spurious-free dynamic range(SFDR)
-
分类号
TN792
[电子电信—电路与系统]
-
