期刊文献+
共找到36篇文章
< 1 2 >
每页显示 20 50 100
一位可重构三值光学处理器的设计和实现 被引量:16
1
作者 王宏健 金翊 欧阳山 《计算机学报》 EI CSCD 北大核心 2014年第7期1500-1507,共8页
文中对可重构三值光学处理器的原理和基本结构进行了详细的实验研究,证明了这种处理器的可重构性和重构电路的有效性.本次研究设计了实用的重构电路,使用小规模FPGA芯片、笔段式液晶显示器和高速光强传感器等元件,成功构造了一个像素位... 文中对可重构三值光学处理器的原理和基本结构进行了详细的实验研究,证明了这种处理器的可重构性和重构电路的有效性.本次研究设计了实用的重构电路,使用小规模FPGA芯片、笔段式液晶显示器和高速光强传感器等元件,成功构造了一个像素位的可重构三值光学处理器.在实现的实验系统上,通过精心选择的50个实验用例,对三值光学处理器的全部42个基元和28个代表性逻辑运算器进行了研究.50个实验用例覆盖了所有可能的输入状态和各种基元组合情况.该文是对降值设计理论的第一次全面实践,为可重构三值光学处理器从理论到实际应用提供了实验基础和技术支持. 展开更多
关键词 三值光学处理器 降值设计理论 基元 重构 重构电路 实验
下载PDF
双旋光器结构的可重构三值光学处理器 被引量:6
2
作者 宋凯 金翊 +1 位作者 欧阳山 王宏健 《光学精密工程》 EI CAS CSCD 北大核心 2012年第9期1890-1898,共9页
针对三值光计算机进行逻辑运算时处理器的数据位与像素位在数量对应关系上的差别,提出了一种新的典型光路结构——双旋光器结构来提高光学处理器的重构速度,减少数据位数的管理难度。利用提出的结构实现了以行为单位的运算单元——行运... 针对三值光计算机进行逻辑运算时处理器的数据位与像素位在数量对应关系上的差别,提出了一种新的典型光路结构——双旋光器结构来提高光学处理器的重构速度,减少数据位数的管理难度。利用提出的结构实现了以行为单位的运算单元——行运算器,讨论了行运算器的重构特性、重构电路以及重构指令。在此基础上,设计并实现了可以降低处理器管理软件复杂度的双旋光三值光学处理器,并阐述了双旋光三值光学处理器的重构过程。最后,进行了行运算器重构指令的验证实验。验证结果表明:双旋光三值光学处理器原理正确,81个重构指令全部有效;在具有3个分区的双旋光三值光学处理器中,可并行实现任意千位量级的二元三值逻辑运算。 展开更多
关键词 双旋光器结构 三值光计算机 三值光学处理器 行运算器 重构电路
下载PDF
一种基于重构电路的超级电容快速电压均衡器 被引量:1
3
作者 刘晨炀 陈思哲 +1 位作者 范元亮 常乐 《广东电力》 2021年第1期30-40,共11页
为适应负载的动态变化需求,通常将多个超级电容通过重构电路连接起来形成超级电容组。针对超级电容组中单元之间的电压不平衡问题,基于重构电路提出一种快速电压均衡器,该均衡器仅使用1个开关电容实现任意储能单元之间的直接能量传输。... 为适应负载的动态变化需求,通常将多个超级电容通过重构电路连接起来形成超级电容组。针对超级电容组中单元之间的电压不平衡问题,基于重构电路提出一种快速电压均衡器,该均衡器仅使用1个开关电容实现任意储能单元之间的直接能量传输。通过建立电路等效模型对均衡速度进行理论分析,并设计仿真和实验与常规均衡器进行对比。5组不同工况下的仿真与实验结果证明提出的均衡器不仅均衡速度增加,而且速度不受电压最高的单元与电压最低的单元相隔距离的影响,平均均衡速度提升5倍,最快可提升7倍。提出的均衡器通过构建直接均衡路径实现任意储能单体之间能量的直接传输,同时也实现多对多的直接均衡,避免多余的充放电过程,从而显著提升均衡速度。 展开更多
关键词 电压均衡器 开关电容 均衡速度 重构电路 超级电容
下载PDF
基于虚拟可重构电路的演化硬件 被引量:11
4
作者 丁国良 原亮 +1 位作者 赵强 褚杰 《计算机工程》 CAS CSCD 北大核心 2008年第7期243-244,256,共3页
针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关... 针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度。实例证明了该方法的有效性。 展开更多
关键词 演化硬件 现场可编程门阵列 虚拟可重构电路 IP核
下载PDF
基于演化硬件的容错电路设计与实现 被引量:8
5
作者 解双建 原亮 +1 位作者 满梦华 周永学 《计算机测量与控制》 CSCD 北大核心 2011年第10期2495-2497,共3页
在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路... 在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路的演化生成,多次实验得出的平均演化代数约在11000代左右;从而为研究电路的在线演化和自修复工作提供有效的技术支持,为提高电子系统在复杂电磁环境下的抗扰和防护能力提供了新的途径。 展开更多
关键词 电磁仿生 虚拟可重构电路 演化硬件 容错
下载PDF
基于两级均衡电路的电池组智能均衡方法
6
作者 任子豪 田恩刚 《电子科技》 2024年第7期9-15,共7页
为解决传统均衡电拓扑均衡效率较低的问题,文中提出了一种两级均衡拓扑结构。该均衡拓扑将电池组分为组内与组间两种形式,组内采用Buck-Boost均衡电路,组间采用可重构均衡电路,组内与组间可同时均衡,提高了均衡效率。以SOC(State of Cha... 为解决传统均衡电拓扑均衡效率较低的问题,文中提出了一种两级均衡拓扑结构。该均衡拓扑将电池组分为组内与组间两种形式,组内采用Buck-Boost均衡电路,组间采用可重构均衡电路,组内与组间可同时均衡,提高了均衡效率。以SOC(State of Charge)作为均衡变量,组内均衡算法采用基于SOC的模糊逻辑控制策略,减少均衡时间,提高均衡效率。使用MATLAB/Simulink软件对电路拓扑建模仿真,并与传统Buck-Boost电路进行对比。仿真结果表明,在充放电状态下,相较于传统Buck-Boost电路,所提算法及均衡拓扑使均衡时间减少了约28%,表明该均衡电路及算法具有良好的性能。 展开更多
关键词 电动汽车 锂离子电池 电池组均衡 两级均衡电路 模糊逻辑控制 SOC Buck-Boost电路 重构电路
下载PDF
内进化演化硬件平台的设计与实现 被引量:5
7
作者 丁国良 原亮 +1 位作者 褚杰 杨文飞 《军械工程学院学报》 2007年第1期66-68,共3页
在讨论内进化演化硬件运行机制的基础上,详细介绍了基于虚拟可重构电路(VRC)的演化硬件平台的实现方法及演化平台的组成,描述了可重配置功能块(CFB)组成的阵列及CFB之间通过多路选择开关电路建立信号传输通道。在此基础上进行了1... 在讨论内进化演化硬件运行机制的基础上,详细介绍了基于虚拟可重构电路(VRC)的演化硬件平台的实现方法及演化平台的组成,描述了可重配置功能块(CFB)组成的阵列及CFB之间通过多路选择开关电路建立信号传输通道。在此基础上进行了1位全加器的演化,证明了这种方法的有效性。 展开更多
关键词 演化硬件 FPGA 虚拟可重构电路 可重配置功能块
下载PDF
基于可重构电路的锂电池组充放电均衡器设计
8
作者 余佳晔 徐苏东 《自动化应用》 2024年第3期97-101,共5页
针对锂电池组在充放电后锂电池单元能量不一致问题,提出了基于可重构电路的锂电池组充放电均衡电路。在充电阶段,均衡器通过改进的可重构电路控制锂电池组的串并联形式以及锂电池单元的充电状态,实现锂电池组充电均衡;在放电过程中,通... 针对锂电池组在充放电后锂电池单元能量不一致问题,提出了基于可重构电路的锂电池组充放电均衡电路。在充电阶段,均衡器通过改进的可重构电路控制锂电池组的串并联形式以及锂电池单元的充电状态,实现锂电池组充电均衡;在放电过程中,通过同步Buck电路结合开关管给能量最低的锂电池单元补充能量,实现放电过程中的能量均衡;最后,在MTALAB/Simulink中,对4节锂电池单元组成的电池组进行仿真和均衡验证。结果表明,该均衡器在锂电池组充放电过程中能实现快速均衡,并有效降低电池的不一致程度。 展开更多
关键词 锂电池组 重构电路 充放电 同步Buck电路 能量均衡
下载PDF
基于可重构电路的电池组充电均衡方法 被引量:2
9
作者 任子豪 田恩刚 +1 位作者 王立成 刘帅 《上海理工大学学报》 CAS CSCD 北大核心 2023年第5期468-476,共9页
为缓解锂离子电池组在恒流充电结束后因压降导致的电池组电压不一致问题,提出了一种改进型可重构均衡电路。在电池组充电过程中,改进型可重构均衡电路可等效为传统可重构电路,通过可重构电路控制各个电池充电状态,使电池组在充电过程中... 为缓解锂离子电池组在恒流充电结束后因压降导致的电池组电压不一致问题,提出了一种改进型可重构均衡电路。在电池组充电过程中,改进型可重构均衡电路可等效为传统可重构电路,通过可重构电路控制各个电池充电状态,使电池组在充电过程中达到均衡;充电结束后并静置一段时间,通过改进型可重构电路中的Buck-Boost电路进行再均衡。改进型可重构电路能够在保证充电均衡的基础上对因压降现象而造成的电池组电压不一致进行再均衡。最后,通过搭建实物平台对该改进型可重构均衡电路进行验证,并与传统可重构电路进行比较,实验结果表明该均衡电路具有良好的性能。 展开更多
关键词 锂离子电池组 重构电路 主动均衡 压降
下载PDF
基于演化硬件的多目标进化算法的研究 被引量:6
10
作者 张晓芳 李智 牛军浩 《微电子学与计算机》 CSCD 北大核心 2016年第9期119-123,共5页
传统遗传算法在演化数字逻辑电路时表现为演化速度缓慢且极易陷入局部最优解,而且易出现早熟收敛现象.针对上述问题,给出一种基于遗传算法的多目标进化算法,即强度Pareto进化算法2(SPEA2)用于数字逻辑电路的进化设计.演化平台以虚拟可... 传统遗传算法在演化数字逻辑电路时表现为演化速度缓慢且极易陷入局部最优解,而且易出现早熟收敛现象.针对上述问题,给出一种基于遗传算法的多目标进化算法,即强度Pareto进化算法2(SPEA2)用于数字逻辑电路的进化设计.演化平台以虚拟可重构电路为电路基础,FPGA为实现载体,利用Microblaze软核实现该算法对目标电路的演化操作.通过两位乘法器电路证明了所给出算法的全局搜索能力,且能够有效地减少搜索到全局最优解的迭代次数,并在一定程度上优化演化电路的规模,提高设计效率. 展开更多
关键词 演化硬件 虚拟可重构电路 遗传算法 多目标进化算法 SPEA2 FPGA
下载PDF
基于虚拟可重构电路的演化平台设计 被引量:5
11
作者 解双建 原亮 +1 位作者 满梦华 周永学 《计算机技术与发展》 2011年第7期214-216,220,共4页
在讨论了电磁仿生和演化硬件内进化运行机制的基础上,针对复杂电磁环境下电子系统的可靠性问题进行研究。为实现系统功能自修复,引进虚拟可重构电路技术,设计并实现了演化平台。在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,... 在讨论了电磁仿生和演化硬件内进化运行机制的基础上,针对复杂电磁环境下电子系统的可靠性问题进行研究。为实现系统功能自修复,引进虚拟可重构电路技术,设计并实现了演化平台。在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,完成了2位乘法器的演化,实验得出的平均演化代数约在550代左右,证明了此平台的可行性和快速性。从而为研究电路的演化生成和自修复工作提供有效的实验环境,为提高电子系统在复杂电磁环境下的抗扰和防护能力验证了新的途径。 展开更多
关键词 电磁仿生 虚拟可重构电路 演化硬件 有效性 快速性
下载PDF
兼具强抗偏移性与功率可控性的可重构无线充电系统研究 被引量:1
12
作者 李振杰 霍玉昇 +2 位作者 何家房 刘一琦 班明飞 《电源学报》 CSCD 北大核心 2023年第6期24-34,共11页
针对水平偏移与电池充电时输出功率可控性较弱的问题,提出一种可重构无线充电系统WCS(wireless charging system)。通过合理地切换传能通道,实现互感与负载较宽范围变化时恒流/恒压充电和全桥逆变器软开关ZVS(zero voltage switching)... 针对水平偏移与电池充电时输出功率可控性较弱的问题,提出一种可重构无线充电系统WCS(wireless charging system)。通过合理地切换传能通道,实现互感与负载较宽范围变化时恒流/恒压充电和全桥逆变器软开关ZVS(zero voltage switching)状态。首先,分析系统电路拓扑,推导系统参数与充电电流/电压、ZVS状态之间关系式,据此阐释系统重构与功率可控的合理性;其次,构造交叠线圈式磁耦合机构MCSC(magnetic coupler with sandwich coils),分析其水平偏移性能,为系统高偏移容忍度的设计提供依据;第三,分析WCS的工作流程,设计的闭环控制器实现了较宽偏移与负载波动时恒流/恒压充电、ZVS状态;最后,搭建旋翼无人机用WCS,实验结果表明,最大输出功率为126 W且系统效率大于85%时,水平偏移范围为直径340 mm的圆形区域。 展开更多
关键词 无线电能传输 重构电路拓扑 可调电感 高偏移容忍度 恒流/恒压充电
下载PDF
在线演化系统容错机制的研究 被引量:4
13
作者 桑博 李智 牛军浩 《桂林电子科技大学学报》 2017年第4期311-316,共6页
为改善数字电路系统的容错能力,提高其可靠性,提出了在线补偿容错系统设计方案。在基于演化硬件技术所构建的演化平台基础上,新增虚拟可重构电路模块对故障电路进行演化补偿,实现补偿容错;针对电路中可预见的故障提前进行演化,建立故障... 为改善数字电路系统的容错能力,提高其可靠性,提出了在线补偿容错系统设计方案。在基于演化硬件技术所构建的演化平台基础上,新增虚拟可重构电路模块对故障电路进行演化补偿,实现补偿容错;针对电路中可预见的故障提前进行演化,建立故障匹配库;对不可预见的随机故障进行实时演化,并对故障匹配库进行扩充,当再次出现同样故障时,可直接在故障匹配库中寻找解决方案。实验结果表明,该容错系统能以较少的资源占用获得较好的容错性能,提高了在线演化的可靠性。 展开更多
关键词 演化硬件 在线演化 虚拟可重构电路 容错系统
下载PDF
循环码纠错电路及其可重构分析 被引量:1
14
作者 李冰 魏同立 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第4期434-440,共7页
数据在通讯传输和存储的过程中 ,采用纠错码技术可以保证数据的正确性。文中以 BCH[7,4 ,3]码为例 ,研究了循环纠错码的构造原理和电路结构 ,提出纠错码电路可以建立在纠错码基核单元的基础上 ,重构纠错码电路来实现有限系统资源的动态... 数据在通讯传输和存储的过程中 ,采用纠错码技术可以保证数据的正确性。文中以 BCH[7,4 ,3]码为例 ,研究了循环纠错码的构造原理和电路结构 ,提出纠错码电路可以建立在纠错码基核单元的基础上 ,重构纠错码电路来实现有限系统资源的动态再利用。纠错码重构电路的研究可建立在嵌套式 GA理论模型上 ,采用迭代矩阵变换和有限状态机方式实现。 展开更多
关键词 循环码纠错电路 重构电路 嵌套式GA 数据处理 纠错码技术 构造原理 电路结构 迭代矩阵变换
下载PDF
可进化可重构图像滤波器的设计 被引量:2
15
作者 刘少腾 来金梅 +2 位作者 陈利光 童家榕 鲍丽春 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2010年第6期709-715,共7页
设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高... 设计了一种新型的可重构、可进化图像滤波器.可重构电路采用了一种全新的可配置电路网络结构.该结构将功能运算单元以Benes拓扑结构互联,取代现有的MUX加功能运算单元的结构,使其具有更多条输出路径,更多运算单元参与到了进化中以提高进化效率.在运算单元设计方面,利用FPGA中特有的丰富LUT逻辑资源优势,设计了一种仅通过LUT配置码来控制其功能的P运算单元,节约资源且扩充了运算单元可执行的功能选项.借助于模拟退火遗传算法,通过对可重构电路配置码(基因)的不断改进和优化,该滤波器可以很好地滤除图像中的高斯噪声和椒盐噪声.实验结果表明:经过100万代进化,对于高斯噪声,噪声图像的平均每像素误差Mdpp=32.11,滤波后Mdpp=16.74,滤波质量优于一般高斯滤波器和现有的MUX加功能运算单元的可进化滤波器;对于椒盐噪声,噪声图像Mdpp=6.22,滤波后Mdpp=3.44,有效滤除了噪声. 展开更多
关键词 可进化硬件 图像滤波器 重构电路 Benes拓扑结构
原文传递
演化电路的故障自修复设计与实现 被引量:2
16
作者 娄建安 李川涛 +1 位作者 禇杰 李阳 《计算机工程》 CAS CSCD 2013年第9期308-310,316,共4页
为进一步提高电子系统在恶劣环境下的生存能力,对采用虚拟可重构电路(VRC)技术的演化电路进行电路自修复研究。根据VRC技术,建立一个可用于数字电路演化的门级电路模型,设计二进制的染色体编码。给出实现电路自主修复的工作流程,探讨进... 为进一步提高电子系统在恶劣环境下的生存能力,对采用虚拟可重构电路(VRC)技术的演化电路进行电路自修复研究。根据VRC技术,建立一个可用于数字电路演化的门级电路模型,设计二进制的染色体编码。给出实现电路自主修复的工作流程,探讨进行电路故障诊断和修复的途径。在直流无刷电机控制电路中模拟宇宙单粒子烧毁逻辑门产生常见的SA错误,使电机不能正常运转。通过在线演化方法,绕过错误单元使得电机恢复转动。实验结果证明,使用演化方法可以有效解决电路中的SA故障,提高电路的可靠性。 展开更多
关键词 演化硬件 在片 自修复 虚拟可重构电路 染色体编码 SA故障
下载PDF
可重构逻辑门电路的设计与仿真 被引量:1
17
作者 陈夏寅 刘高飞 +2 位作者 彭菊红 李培文 付迅 《信息通信》 2020年第7期114-116,共3页
文章设计出一种基于忆阻器的可重构逻辑门电路,并利用忆阻器的SPICE模型,对设计的电路进行了仿真验证。该电路单元可实现多种基本逻辑运算,在此单元电路基础上设计了3线-8线译码器的电路。可重构逻辑门电路结构简单,可实现多种逻辑运算... 文章设计出一种基于忆阻器的可重构逻辑门电路,并利用忆阻器的SPICE模型,对设计的电路进行了仿真验证。该电路单元可实现多种基本逻辑运算,在此单元电路基础上设计了3线-8线译码器的电路。可重构逻辑门电路结构简单,可实现多种逻辑运算,节约了硬件设计的资源,提高了设计的灵活性,并具有数据存储的功能,可为存储计算的硬件设计提供一些参考。 展开更多
关键词 忆阻器 重构电路 SPICE模型 3线-8线译码器 数据存储
下载PDF
柔性结构的AES加密芯片设计 被引量:1
18
作者 李喆 李洪革 邓征 《微电子学》 CAS CSCD 北大核心 2010年第2期256-259,共4页
提出了基于有限域运算单元的柔性AES加密系统。通过对不同密钥扩展的算法进行比较分析,利用其基本运算单元相同的特性,采用控制单元实现可支持128位、192位和256位三种密钥长度的柔性结构。采用集成化的可重构柔性AES加密系统,可以降低... 提出了基于有限域运算单元的柔性AES加密系统。通过对不同密钥扩展的算法进行比较分析,利用其基本运算单元相同的特性,采用控制单元实现可支持128位、192位和256位三种密钥长度的柔性结构。采用集成化的可重构柔性AES加密系统,可以降低硬件逻辑资源消耗。使用Verilog HDL硬件语言进行仿真,并在0.35μm工艺下进行逻辑综合。结果表明,时钟频率可达180 MHz,对于128位密钥长度,系统吞吐量可达2.11 Gbps。 展开更多
关键词 重构电路 AES算法 密钥扩展 VLSI
下载PDF
面向多媒体信息处理的可重构BOOTH乘法器设计 被引量:1
19
作者 孙川 王友仁 +1 位作者 张砦 孔德明 《微电子学》 CAS CSCD 北大核心 2010年第3期329-333,共5页
设计了一种新型可重构BOOTH乘法器。该乘法器在BOOTH编码、部分积生成、部分积压缩和最终加法器的设计中都充分考虑了可重构的需要,能方便快速地实现8位乘法器和16位乘法器之间的切换,便于在同一电路上实现基于字节和字的多媒体信息处... 设计了一种新型可重构BOOTH乘法器。该乘法器在BOOTH编码、部分积生成、部分积压缩和最终加法器的设计中都充分考虑了可重构的需要,能方便快速地实现8位乘法器和16位乘法器之间的切换,便于在同一电路上实现基于字节和字的多媒体信息处理。该乘法器通过VHDL语言编程实现,采用XST综合,并通过Modelsim在XC2V4000上完成布局布线后仿真。试验结果表明:与基于乘法分配律的可重构乘法器相比,该方法具有占用资源少和速度快的优点。 展开更多
关键词 多媒体信息处理 重构电路 BOOTH乘法器
下载PDF
可扩展的数字电路在线演化架构设计
20
作者 聂鑫 李元香 《计算机工程与设计》 北大核心 2022年第8期2361-2368,共8页
为提高数字电路在线演化过程中的个体多样性以及收敛速度,提出一种函数级电路演化设计与实现方法,将每一个可演化逻辑单元中的函数功能也编码为染色体,参与演化操作,使函数功能在演化过程中也能够动态调整;限制逻辑单元的连接深度,使每... 为提高数字电路在线演化过程中的个体多样性以及收敛速度,提出一种函数级电路演化设计与实现方法,将每一个可演化逻辑单元中的函数功能也编码为染色体,参与演化操作,使函数功能在演化过程中也能够动态调整;限制逻辑单元的连接深度,使每一个逻辑单元的可连接深度都较小且相同,有利于抑制非法个体和加快收敛速度;在演化策略中引入一种不等概率连接的变异算子,缩小演化算法的搜索空间。多组测试电路的实验结果表明,该方法在增加生成电路多样性的同时,加快了电路演化的收敛速度,对规模不大的目标电路设计具有优势,特别适合于电路的容错与局部自修复。 展开更多
关键词 演化硬件 在线演化 虚拟可重构电路 查找表 现场可编程门阵列
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部