期刊文献+
共找到57篇文章
< 1 2 3 >
每页显示 20 50 100
一种基于扰动的SAR ADC数字校准算法 被引量:6
1
作者 黄继伟 康健 《微电子学》 CAS 北大核心 2019年第5期708-712,共5页
为了减少分段式电容阵列ADC中分段电容引起的电容失配效应对转换精度的影响,采用最小均方根(LMS)迭代方法,实现了一种基于扰动的逐次逼近型(SAR)ADC数字前台校准算法。对同一个模拟输入信号先后加入作为扰动的模拟失调电压+Δd和-Δd,... 为了减少分段式电容阵列ADC中分段电容引起的电容失配效应对转换精度的影响,采用最小均方根(LMS)迭代方法,实现了一种基于扰动的逐次逼近型(SAR)ADC数字前台校准算法。对同一个模拟输入信号先后加入作为扰动的模拟失调电压+Δd和-Δd,依次进行量化。使用LMS对两次量化结果进行加权迭代,得到最佳权重,实现了对ADC的校准。针对电容失配效应、寄生电容效应的影响,搭建了14位SAR ADC数模混合仿真验证系统。仿真结果表明,该校准算法将系统的无杂散动态范围(SFDR)从62.6dB提升到87.7dB。 展开更多
关键词 逐次逼近模数转换 最小均方根 数字校准
下载PDF
集成温度传感器的超高频无源电子标签芯片设计 被引量:5
2
作者 沈红伟 李力南 陈国华 《微电子学与计算机》 CSCD 北大核心 2008年第4期192-195,共4页
提出了实现具有温度传感功能的RFID无源标签芯片电路设计思路,针对900MHz超高频EPC Class 0协议,采用多电压设计思想提出电子标签结构及参考电路,包括射频前端接收电路、数字逻辑控制部分、温度传感及量化、存储器四部分.采用Charte... 提出了实现具有温度传感功能的RFID无源标签芯片电路设计思路,针对900MHz超高频EPC Class 0协议,采用多电压设计思想提出电子标签结构及参考电路,包括射频前端接收电路、数字逻辑控制部分、温度传感及量化、存储器四部分.采用Chartered 0.35μm CMOS工艺库仿真.芯片工作电流15.4μA(不包括存储器),温度量化采用一个低功耗8位逐次逼近模数转化器实现,输出温度量化误差在-10~120℃范围内为±2℃. 展开更多
关键词 射频识别 整流器 温度传感器 逐次逼近模数转换
下载PDF
应用于24G雷达芯片系统的12 bit 50 MS/s SAR ADC
3
作者 张鸣 陈磊 +1 位作者 郑喜鹏 郝建娇 《电子设计工程》 2024年第12期65-70,共6页
针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线... 针对24G雷达芯片的设计需要,设计了一款12 bit、采样率为50 MS/s的逐次逼近型模数转换器(SARADC)。整体架构采用全差分形式,采用改进型的分裂式电容阵列,提高CDAC的建立速度。同时,采用二进制重组权重的冗余校正算法,进一步提高系统线性度。利用优化的Strong-arm比较器结构,与异步时序配合,提高ADC的工作速度。电路采用SMIC 40 nmCMOS工艺进行设计,后仿真结果表明,在电源电压为1.1 V,采样率为50 MS/s下,输入信号频率约为5 MHz的正弦信号,无杂散动态范围为80.6 dBc,信噪失真比为71.5 dB,有效位数能够达到11.58 bit。 展开更多
关键词 逐次逼近模数转换 分裂式电容阵列 二进制重组权重 冗余 异步时序
下载PDF
高精度低功耗噪声整形SAR ADC设计
4
作者 赵壮 付云浩 +2 位作者 谷艳雪 常玉春 殷景志 《吉林大学学报(信息科学版)》 CAS 2024年第2期226-231,共6页
针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损... 针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损积分优点的同时具有良好噪声整形效果。设计了一款分辨率为16 bit、采样率为2 Ms/s的混合架构噪声整形SAR ADC。仿真结果表明,在125 kHz带宽、过采样比为8时,实现了高信号与噪声失真比(SNDR(Signal to Noise and Distortion Ratio)为91.1 dB)、高精度(14.84 bit)和低功耗(285μW)的性能。 展开更多
关键词 逐次逼近模数转换 噪声整形SAR ADC 高精度 低功耗
下载PDF
应用于5.8 GHz雷达中的12 bit SAR ADC
5
作者 郑喜鹏 陈磊 +1 位作者 伍振环 邢蕾 《电子设计工程》 2024年第13期93-98,共6页
为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的... 为满足5.8 GHz雷达系统的需要,在HLMC55LP工艺中设计了一款12 bit SAR ADC,ADC的采样率为500 kHz/250 kHz两档可调,采用单调电容开关时序,且在电容阵列的高位部分加上2个冗余位设计,该冗余位对高位的CDAC建立误差,比较器误差都有一定的容忍能力,可以带来ADC性能上的提升。系统采用上极板采样,可以在采样周期结束的瞬间就开始逐位比较过程,省去了采用底极板采样第一拍CDAC建立的过程,提高了转换速度,相对于底极板采样也节省了一定的开关功耗。后仿结果表明,模拟输入20 kHz差分中频信号,在500 kHz采样频率,3.3 V电源电压下,ADC的有效位数为11.56 bit,SNR为71.04 dB,SFDR为80.37 dBc,功耗约为2 mW。 展开更多
关键词 逐次逼近模数转换 上极板采样 冗余结构 单调电容开关时序
下载PDF
基于GND采样技术的逐次逼近型模数转换器设计 被引量:1
6
作者 叶茂 楚银英 赵毅强 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第2期129-137,共9页
针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了... 针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了整体电路的面积开销.此外,电路还设计了两级预放大器来降低动态比较器的噪声和失调,采用动态元件匹配技术(DEM)来提高ADC的线性度.在0.18μm 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制,芯片内核面积约630μm×575μm,在1.8 V的电源电压下功耗为25.7μW.流片测试结果显示:SAR ADC在250 kHz的采样率下以11 bit输出时,信噪失真比SNDR为65.0 dB,有效位数ENOB为10.51 bit. 展开更多
关键词 逐次逼近模数转换 GND采样 动态元件匹配
下载PDF
基于数字自校准的14位SAR ADC的设计
7
作者 蓝菁辉 申人升 夏瑞彤 《中国集成电路》 2023年第9期30-36,共7页
为了降低电容型模数转换器(ADC)中的电容失配带来的非线性影响,提出了一种基于复用低位电容自校准的逐次逼近型(SAR)ADC电路结构,利用低位电容转化高位电容失配引起的误差电压,实现高位电容失配校准。在55 nm CMOS工艺下实现了该ADC结... 为了降低电容型模数转换器(ADC)中的电容失配带来的非线性影响,提出了一种基于复用低位电容自校准的逐次逼近型(SAR)ADC电路结构,利用低位电容转化高位电容失配引起的误差电压,实现高位电容失配校准。在55 nm CMOS工艺下实现了该ADC结构。该结构ADC工作过程为失调误差提取与正常转换两阶段,失调误差提取阶段中利用低位电容将高位电容失配产生的误差电压转换为误差码并存储,将误差码与正常转化数字码求和得到最终的数字输出,实现电容失配自校准。为了提高ADC采样速率,该结构通过分段结构将电容阵列分为三段降低了单位电容数量。仿真结果表明,在1.2 V电源电压,80 MSPS采样速率下,引入电容失配后电路功耗为3.72 mW,有效位数为13.45 bit,信噪失真比(SNDR)为82.75 dB,相比未校准分别提高4.41 bit,26.58 dB。 展开更多
关键词 逐次逼近模数转换 电容失配 自校准 高速模数转换 分段电容结构
下载PDF
一种基于EF和CIFF的10 bit二阶噪声整形SAR ADC
8
作者 邓红辉 范学莲 +1 位作者 陶泽华 张浩 《微电子学》 CAS 北大核心 2023年第6期1023-1030,共8页
设计了一种10 bit阶噪声整形的逐次逼近型模数转换器(NS-SAR ADC)。为了减小高精度SAR ADC中量化噪声的影响,该NS-SAR ADC采用了级联积分器前馈(CIFF)与误差反馈(EF)相结合的噪声整形方案。其中EF路径采用低增益动态放大器构成的无损积... 设计了一种10 bit阶噪声整形的逐次逼近型模数转换器(NS-SAR ADC)。为了减小高精度SAR ADC中量化噪声的影响,该NS-SAR ADC采用了级联积分器前馈(CIFF)与误差反馈(EF)相结合的噪声整形方案。其中EF路径采用低增益动态放大器构成的无损积分架构,CIFF路径采用电压倍增的无源整形架构。它结合了CIFF与EF两种噪声整形架构的优点,具有更好的鲁棒性。电路采用TSMC 65 nm CMOS工艺设计,在电源电压为1.2 V、输入信号幅度为1 V、采样率为25 MHz的条件下,SNDR达到77.91 dB,带宽BW为1.5625 MHz,功耗为465μW。 展开更多
关键词 逐次逼近模数转换 级联积分器前馈 误差反馈 动态放大器
下载PDF
基于EPC Class0协议超高频温度传感器无源电子标签 被引量:4
9
作者 沈红伟 李力南 周玉梅 《固体电子学研究与进展》 CAS CSCD 北大核心 2009年第1期147-151,共5页
提出了实现具有温度传感功能的RFID无源标签芯片电路的设计思路,结合900MHz超高频EPC Class0协议,提出电子标签结构及参考电路,包括射频前端接收电路、数字逻辑控制部分、温度传感及量化和存储器四部分组成。采用Chartered0.35μm CMOS... 提出了实现具有温度传感功能的RFID无源标签芯片电路的设计思路,结合900MHz超高频EPC Class0协议,提出电子标签结构及参考电路,包括射频前端接收电路、数字逻辑控制部分、温度传感及量化和存储器四部分组成。采用Chartered0.35μm CMOS工艺流片、测试。温度量化采用一个低功耗8位逐次逼近模数转化器实现,输出温度量化误差在0~90℃范围内为±2℃。芯片测试工作电流20.7μA(不包含存储器)。 展开更多
关键词 射频识别 整流器 温度传感器 逐次逼近模数转换
下载PDF
应用于SAR ADC的高能效电容开关转换方案 被引量:4
10
作者 曾华林 唐雨晴 +1 位作者 谢亮 金湘亮 《微电子学》 CAS CSCD 北大核心 2018年第4期467-470,共4页
针对逐次逼近型模数转换器,提出了一种新型高能效的电容开关转换方案。在前3个比较周期内,该新型电容开关不消耗转换功耗。从第4个比较周期开始,采用了拆分电容技术、单边双电平转换技术,使得一侧的电容只在2个参考电压Vcm与地之间进行... 针对逐次逼近型模数转换器,提出了一种新型高能效的电容开关转换方案。在前3个比较周期内,该新型电容开关不消耗转换功耗。从第4个比较周期开始,采用了拆分电容技术、单边双电平转换技术,使得一侧的电容只在2个参考电压Vcm与地之间进行切换,进一步节省了功耗。仿真结果表明,与传统电容阵列相比,该新型电容开关的转换功耗降低了99.23%,总电容面积减小了75%。微分非线性为0.162LSB,积分非线性为0.163LSB。 展开更多
关键词 逐次逼近模数转换 高能效 转换方案
下载PDF
一种前后台结合的SAR ADC的校准算法
11
作者 黄立朝 芮小军 +3 位作者 章宇新 樊华 王煜楠 冯全源 《微电子学》 CAS 北大核心 2023年第4期561-567,共7页
提出了一种数字前台校准技术,即电容重组技术,并将该技术与LMS数字后台校准技术相结合,提高了LMS算法的收敛速度。提出的算法使用RC混合结构的14位SAR ADC进行建模。仿真结果表明,LMS算法的收敛速度可以提高到1 k个转换周期内,同时校准... 提出了一种数字前台校准技术,即电容重组技术,并将该技术与LMS数字后台校准技术相结合,提高了LMS算法的收敛速度。提出的算法使用RC混合结构的14位SAR ADC进行建模。仿真结果表明,LMS算法的收敛速度可以提高到1 k个转换周期内,同时校准后ADC的ENOB平均值从10.59 bit提高到13.79 bit。SFDR平均值从71.33 dB提高到112.93 dB,DNL最大值的平均值从1.88 LSB提高到0.97 LSB。INL最大值的平均值从8.01 LSB提高到0.88 LSB。 展开更多
关键词 逐次逼近模数转换 最小均方根 数字校准 电容重组
下载PDF
Noise-shaping SAR ADC的研究综述
12
作者 吴雨珊 赵国强 +2 位作者 刘旭 万培元 陈志杰 《微纳电子与智能制造》 2023年第2期42-45,共4页
随着物联网系统、传感器等领域的快速发展,越来越多的通信电子产品走向市场。模数转换器(ADC)作为连接模拟和数字世界的桥梁,在集成电路系统中占有十分重要的地位。在市场需求和集成电路制造工艺快速迭代的双重驱动下,ADC芯片向更高速... 随着物联网系统、传感器等领域的快速发展,越来越多的通信电子产品走向市场。模数转换器(ADC)作为连接模拟和数字世界的桥梁,在集成电路系统中占有十分重要的地位。在市场需求和集成电路制造工艺快速迭代的双重驱动下,ADC芯片向更高速度、更高精度、更高能效的方向发展。噪声整形(noise-shaping)逐次逼近型(SAR)模数转换器因其电路结构简单,能够在实现小面积的同时达到较高的转换精度,与低功耗、高精度的应用场景相适应,逐渐成为当前集成电路设计中的研究热点。本文对当前国内外noise-shaping SAR ADC的相关研究进行充分的调研,从研究背景、研究现状和发展趋势3个方面进行分析与总结。 展开更多
关键词 集成电路 逐次逼近模数转换 噪声整形
下载PDF
一种Vcm-Based10位16M采样率低功耗逐次逼近型模数转换器 被引量:4
13
作者 刘滢浩 刘宏 +1 位作者 徐乐 田彤 《微电子学与计算机》 CSCD 北大核心 2017年第11期99-103,共5页
针对无线传感网络中低功耗无线传感器的应用,设计了一种采样速率为16MSPS,精度10bit的全差分超低功耗逐次逼近型模数转换器(SAR ADC).提出一种基于Vcm-Based参考电压的开关切换逻辑,减少DAC模块参考电压开关切换的功耗.同时,DAC电容阵... 针对无线传感网络中低功耗无线传感器的应用,设计了一种采样速率为16MSPS,精度10bit的全差分超低功耗逐次逼近型模数转换器(SAR ADC).提出一种基于Vcm-Based参考电压的开关切换逻辑,减少DAC模块参考电压开关切换的功耗.同时,DAC电容阵列模块采用分段式结构,单位电容采用优化的MOM电容,有效提高ADC的匹配性和精度;此外采用了双尾电流型动态锁存比较器,实现功耗的最优化.芯片采用CMOS 65nm工艺设计,后仿结果显示在1.2V电源电压及16MSPS采样率下,ADC有效位数达到9.42bit,功耗为140μW,品质因数(FOM)为12.8fJ/Conversion-step. 展开更多
关键词 逐次逼近模数转换 Vcm-Based 动态比较器 超低功耗
下载PDF
一种基于伪C-2C混合结构DAC的低功耗SAR型ADC
14
作者 都文和 康嘉浩 +2 位作者 潘靖雪 杨轲 徐正 《微处理机》 2023年第3期6-10,共5页
针对传统SAR ADC电容面积大、功耗高的问题,提出一种基于伪C-2C混合结构DAC的10位低功耗SAR ADC。设计基于SMIC 0.18μm CMOS工艺,采用伪C-2C与权重电容混合结构来降低整个DAC所需的单位电容数和ADC的功耗;使用一种新型的单边开关切换... 针对传统SAR ADC电容面积大、功耗高的问题,提出一种基于伪C-2C混合结构DAC的10位低功耗SAR ADC。设计基于SMIC 0.18μm CMOS工艺,采用伪C-2C与权重电容混合结构来降低整个DAC所需的单位电容数和ADC的功耗;使用一种新型的单边开关切换策略来降低DAC的非线性,进一步降低功耗。以栅压自举开关作为采样开关来提高电路线性度;通过无预放大动态比较器保持ADC的静态功耗为零,并对传统的动态比较器进行优化,使其在无预放大的情况下具有较小的输入噪声。采用异步时序逻辑使ADC在低功耗的同时保持较高的转换速率。电路在Cadence平台进行仿真验证,仿真结果表明,DAC电容阵列线性度及比较器精度符合ADC应用需求,整体电路实现逐次逼近功能,在7.7MS/s的采样速率下,平均功耗仅为96μW。 展开更多
关键词 逐次逼近模数转换 伪C-2C 复合单边开关切换策略 动态比较器
下载PDF
高精度SARADC非理想因素分析及校准方法 被引量:3
15
作者 曹超 马瑞 +2 位作者 朱樟明 梁宇华 叶谦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期61-65,87,共6页
对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论... 对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论分析,并通过一种全数字的后台校准技术来减小电容失配和寄生电容的影响.仿真结果表明,校准后的有效位数在15位以上的概率超过90%. 展开更多
关键词 高精度模数转换 逐次逼近模数转换 电容失配 数字校准 高层次建模
下载PDF
一种二进制缩放重组电容加权SAR ADC 被引量:3
16
作者 曲维越 张钊锋 梅年松 《微电子学与计算机》 北大核心 2020年第6期24-29,共6页
基于TSMC 180 nm CMOS工艺,设计了一款12位100 KS/s低功耗逐次逼近型模数转换器(SAR ADC).为克服高精度下比较器失调与参考电压抖动对SAR ADC性能的影响,采用二进制缩放重组的方法实现电容加权,提高了SAR ADC的性能.与传统冗余校准技术... 基于TSMC 180 nm CMOS工艺,设计了一款12位100 KS/s低功耗逐次逼近型模数转换器(SAR ADC).为克服高精度下比较器失调与参考电压抖动对SAR ADC性能的影响,采用二进制缩放重组的方法实现电容加权,提高了SAR ADC的性能.与传统冗余校准技术相比,在未增加额外的冗余电容的情况下实现了校准的功能,并且保证了输入信号的摆幅.另外,采用低功耗开关切换方式、动态比较器和动态SAR逻辑有效降低了功耗.仿真结果表明,在0.7 V电源电压下,采样率为100 KS/s时,SAR ADC的有效位数为11.79 bit,功耗只有0.95μW,FOM值仅2.68 fJ/conv. 展开更多
关键词 二进制缩放重组 电容加权 逐次逼近模数转换 低功耗
下载PDF
一种基于VCM开关切换的12位20 MS/s SAR ADC 被引量:2
17
作者 张辉柱 甘泽标 +1 位作者 曹超 周莉 《微电子学》 CAS 北大核心 2022年第2期276-282,共7页
设计了一种12位、采样率为20 MS/s的逐次逼近型模数转换器(SAR ADC)。整体电路为全差分结构,采用了一种基于VCM开关切换的分段式电容阵列。同时,比较器结合了前置运放和动态锁存器,与异步时序相配合,实现了SAR ADC高速工作。此外,采样... 设计了一种12位、采样率为20 MS/s的逐次逼近型模数转换器(SAR ADC)。整体电路为全差分结构,采用了一种基于VCM开关切换的分段式电容阵列。同时,比较器结合了前置运放和动态锁存器,与异步时序相配合,实现了SAR ADC高速工作。此外,采样电路采用栅压自举技术,提高采样的线性度。芯片基于TSMC 180 nm 1P5M CMOS工艺设计。仿真结果表明,当采样率为20 MS/s时,SAR ADC有效位数为11.94 bit,无杂散动态范围为86.53 dBc,信噪比为73.66 dB。 展开更多
关键词 逐次逼近模数转换 VCM开关切换 分段式电容阵列
下载PDF
一种基于开关逻辑结构的低功耗SAR ADC的设计 被引量:3
18
作者 赵毅强 耿俊峰 +1 位作者 郑淑凤 高静 《天津大学学报》 EI CAS CSCD 北大核心 2010年第10期879-883,共5页
设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转... 设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW. 展开更多
关键词 低功耗 逐次逼近模数转换 开关逻辑
下载PDF
13位高无杂散动态范围的SAR ADC 被引量:2
19
作者 杨志新 Maureen Willis +1 位作者 高博 龚敏 《电子与封装》 2022年第12期46-52,共7页
基于标准0.18μm CMOS工艺,设计了一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SAR ADC)芯片。该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出。使用7+6分段式电容阵... 基于标准0.18μm CMOS工艺,设计了一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SAR ADC)芯片。该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出。使用7+6分段式电容阵列及下极板采样和电荷重分配原理,有效降低了ADC整体电容值及功耗。使用两级预放大的比较器和电荷存储技术降低了失调误差,比较器精度为0.3 mV。在2.5 V电源电压和500 kSa/s的采样率下,后仿真结果表明,ADC的无杂散动态范围为97.14 dB,信噪比为78.78 dB,有效位数为12.78 bit。 展开更多
关键词 逐次逼近模数转换 比较器 无杂散动态范围 电荷重分配
下载PDF
一款14位流水线-逐次逼近型模数转换器设计 被引量:3
20
作者 张浩松 唐鹤 《电子与封装》 2020年第7期16-21,共6页
基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同... 基于22 nm FDSOI的CMOS工艺设计了一款14位流水线-逐次逼近型模数转换器(Pipeline-SAR ADC),每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷,相邻两级之间采用了噪声较小的动态放大器结构,同时通过在后三级流水线各增加一位冗余位来消除比较器失调电压对ADC性能所带来的影响。前仿真结果表明:在电源电压为0.8 V、采样速率为1 GSample/s、输入信号频率约为103.52 MHz、满摆幅为1.6 V的情况下,ADC的有效位数(ENOB)为12.16位,信噪失真比(SNDR)为74.98 dB,无杂散动态范围(SFDR)为86.58 dB,总功耗约为75 mW,面积为0.1849 mm^2。 展开更多
关键词 流水线-逐次逼近模数转换 多比较器结构 电容数模转换
下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部