-
题名改进部分积压缩结构的快速乘法器
被引量：1
- 1
-
-
作者
董时华
乔庐峰
-
机构
解放军理工大学通信工程学院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2010年第9期252-254,共3页
-
文摘
针对16位乘法器运算速度慢、硬件逻辑资源消耗大的问题,采用华莱士树压缩结构,通过对二阶布思算法、4-2压缩器和保留进位加法器的优化组合使用及对符号数采用合理的添、补、删策略,实现16位符号数快速乘法器的优化设计。该乘法器采用SMIC 0.18μm工艺标准数字单元库,使用Synopsys Design Compiler综合实现,在1.8 V,25℃条件下,芯片最大路径延时为3.16 ns,内核面积为50 452.75μm2,功耗为5.17 mW。
-
关键词
布思算法
4-2压缩器
保留进位加法器
跳跃进位加法器
华莱士树型结构
-
Keywords
Booth algorithm
4-2 compressor
Carry Save Adder（CSA）
carry skip adder
Wallace tree structure
-
分类号
TN911.72
[电子电信—通信与信息系统]
-
