期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
适用于实际系统的改进Turbo码最大后验概率译码 被引量:3
1
作者 魏莹 阎鸿森 王霞 《西安交通大学学报》 EI CAS CSCD 北大核心 2003年第2期155-158,共4页
采用分块译码算法来解决Turbo码最大后验概率(MAP)译码存储量大、时延大的问题.分块译码将长帧分成若干较短的子帧进行处理,边接收边译码,因而缩短了译码时延.由于每次仅需存储若干个相邻子帧的前后向矩阵值,从而减小了存储量.根据一种... 采用分块译码算法来解决Turbo码最大后验概率(MAP)译码存储量大、时延大的问题.分块译码将长帧分成若干较短的子帧进行处理,边接收边译码,因而缩短了译码时延.由于每次仅需存储若干个相邻子帧的前后向矩阵值,从而减小了存储量.根据一种通用的正反向处理器配合方案,计算出此方法相对于传统算法存储和时延减少量的一般表达式,并在对数域详细推导出算法流程.仿真表明,在一定范围内,分块译码算法性能随训练长度的增加而提高.采用此算法后,时延大大减小,存储量减小为传统对数成最大后验概率译码(LOG MAP)算法的2/n,便于实际应用. 展开更多
关键词 TURBO码 对数成最大后验概率译码算法 分块译码算法 并行级联卷积码 译码时延 移动通信系统
下载PDF
3×3核矩阵极化码的BP译码算法
2
作者 邱开虎 黄志亮 +1 位作者 张莜燕 周水红 《无线电通信技术》 北大核心 2024年第1期168-172,共5页
相比于2×2核极化码,3×3核极化码的码长更加丰富以及有着更高的极化速率。同时,极化码的置信传播(Belief Propagation, BP)算法相比于传统串行消去(Successive Cancellation, SC)译码算法具有更低的延时。将2×2核极化码... 相比于2×2核极化码,3×3核极化码的码长更加丰富以及有着更高的极化速率。同时,极化码的置信传播(Belief Propagation, BP)算法相比于传统串行消去(Successive Cancellation, SC)译码算法具有更低的延时。将2×2核极化码的BP译码算法推广至3×3核。获得了3×3核内部最小计算单元的信息更新公式;基于信息更新公式,给出了3×3核的BP译码算法。仿真结果表明,对于3×3核极化码,BP译码算法相比于SC译码算法,在中低信噪比下性能要优于SC译码算法。在译码性能相当的条件下,BP译码算法有着更低的译码延时。 展开更多
关键词 极化码 置信传播译码算法 译码时延 译码性能
下载PDF
适用于大气弱湍流信道的自适应码率极化码 被引量:4
3
作者 张晗 涂巧玲 +2 位作者 曹阳 李小红 彭小峰 《红外与激光工程》 EI CSCD 北大核心 2019年第7期257-265,共9页
为了提高光通信链路在大气弱湍流信道下的解码性能和传输效率,基于极化码的信息位嵌套特性,设计了一种自适应码率极化码。该码字在弱湍流信道中能充分地极化,纠错效果较好。为了调节码率,引入CRC校验码作为发送端的停止标志,逐次发送更... 为了提高光通信链路在大气弱湍流信道下的解码性能和传输效率,基于极化码的信息位嵌套特性,设计了一种自适应码率极化码。该码字在弱湍流信道中能充分地极化,纠错效果较好。为了调节码率,引入CRC校验码作为发送端的停止标志,逐次发送更低码率的码字直到译码结果通过校验,此时的码字码率即是保证可靠传输的最大码率。不同湍流强度下的仿真结果表明,在误帧率为10^-8时,相比传统极化码,自适应码率极化码可以获得1.7~2.3 d B的性能增益。对自适应码率极化码的时延进行了仿真分析,并结合误帧率得到了自适应码率极化码的信息吞吐率,结果表明,在弱湍流信道中,自适应码率极化码的信息吞吐率能满足FSO的传输需求。 展开更多
关键词 自由空间光通信 极化码 大气湍流信道 译码时延 吞吐率
下载PDF
基于简化序列重复节点的极化码快速串行抵消译码算法
4
作者 郭锐 刘洋 《通信学报》 EI CSCD 北大核心 2023年第5期158-168,共11页
为了进一步降低串行抵消(SC)译码算法的译码时延,在序列重复(SR)节点的基础上,根据SR源节点的类型与译码复杂度,对不同类型的拓展类广义奇偶校验(EG-PC)节点进行分解、合并和简化,并使用快速简化串行抵消(Fast-SSC)译码对Rate-C节点进... 为了进一步降低串行抵消(SC)译码算法的译码时延,在序列重复(SR)节点的基础上,根据SR源节点的类型与译码复杂度,对不同类型的拓展类广义奇偶校验(EG-PC)节点进行分解、合并和简化,并使用快速简化串行抵消(Fast-SSC)译码对Rate-C节点进行裁剪处理,提出了基于简化SR节点的极化码快速SC译码算法(SSRFSC)。实验数据表明,在相近的译码性能下(在误帧率为10^(-3)时,约有0.1 dB的性能损失),与基于SR节点的快速SC(SRFSC)译码算法相比,所提算法的译码时延最多减少了28%;与Fast-SSC译码算法相比,译码时延最多减少了49%。 展开更多
关键词 极化码 快速简化串行抵消 简化序列重复节点 译码时延
下载PDF
Turbo码的一种高效改进型MAP译码算法 被引量:2
5
作者 赵宏宇 范平志 《电子与信息学报》 EI CSCD 北大核心 2008年第10期2397-2401,共5页
该文给出了一种改进型最大后验概率(MAP)译码算法用于实现并行级联卷积码(Turbo码)的最优译码。与基于对数域的Log-MAP算法相比较,该文给出的算法不引入对数域,但能够完全消除标准MAP算法在迭代过程中必须进行的大量指数和对数运算。计... 该文给出了一种改进型最大后验概率(MAP)译码算法用于实现并行级联卷积码(Turbo码)的最优译码。与基于对数域的Log-MAP算法相比较,该文给出的算法不引入对数域,但能够完全消除标准MAP算法在迭代过程中必须进行的大量指数和对数运算。计算机仿真结果表明,这种具有最优纠错性能的改进型MAP算法能够显著减少运行时间,其译码效率甚至优于牺牲了较多纠错性能的最快速的对数域MAP译码算法(Max-Log-MAP)。 展开更多
关键词 TURBO码 最大后验概率译码 译码时延
下载PDF
以太网数据转发约束的高速LDPC码设计 被引量:1
6
作者 李霈霈 周志刚 那美丽 《电子设计工程》 2016年第22期1-4,共4页
为了灵活支持多种高速以太网接口,将低密度奇偶校验(LDPC)编码运用在以太网数据转发,取消传统数据包解码,提出了LDPC并行编码架构。在考虑1G到100G以太网物理层编码码字长度约束的基础上,分别设计了针对1G、10G、100G接口中最大... 为了灵活支持多种高速以太网接口,将低密度奇偶校验(LDPC)编码运用在以太网数据转发,取消传统数据包解码,提出了LDPC并行编码架构。在考虑1G到100G以太网物理层编码码字长度约束的基础上,分别设计了针对1G、10G、100G接口中最大通道速率的LDPC(192,120),LDPC(594,462),LDPC(1188,990)码字,实现了信道编码处理的低时延。仿真结果表明,构造的准循环LDPC码误码性能优,系统的处理时延小(考虑了编码时延和译码时延)。LDPC编码时延在0.58-1.17 μs之间,译码时延在3.20-4.26 μs之间,可以满足不同以太网接口的最大通道编译速率。 展开更多
关键词 以太网接口 数据转发 并行编码架构 编码时延 译码时延
下载PDF
反馈丢失下基于子代划分的网络编码 被引量:1
7
作者 朱小燕 梅中辉 《计算机技术与发展》 2016年第11期72-76,共5页
考虑在反馈丢失的情况下,根据即时解码的网络编码(Instantly Decodable Network Coding,IDNC)和随机线性网络编码(Random Linear Network Coding,RLNC)不同的特性,提出一种新的网络编码模型来建立两者之间的关系。该模型依赖于反馈丢失... 考虑在反馈丢失的情况下,根据即时解码的网络编码(Instantly Decodable Network Coding,IDNC)和随机线性网络编码(Random Linear Network Coding,RLNC)不同的特性,提出一种新的网络编码模型来建立两者之间的关系。该模型依赖于反馈丢失下IDNC图的建立以及最优IDNC解决方案下子代概念的提出,子代划分后在每个子代中应用RLNC的编码模型,且IDNC和RLNC只是该模型下具有特定子代大小的两个极端例子。这种机制把IDNC和RLNC联系在一起,便于更好地理解在反馈丢失下吞吐量与时延之间的权衡。仿真结果反映了反馈信息丢失情况下子代大小在不同信宿节点数量以及不同包丢失率时对系统性能的影响,且结果表明理论分析与实际计算相吻合,子代大小介于1和UIDNC之间的系统性能(如编码传输次数、平均译码时延)则介于IDNC和RLNC的系统性能之间。 展开更多
关键词 网络编码 反馈丢失 子代划分 编码传输 译码时延
下载PDF
ARM架构下Turbo译码时延性能研究
8
作者 潘超 陈阳杰 +1 位作者 谭国平 李岳衡 《电子测量技术》 2019年第7期113-117,共5页
为了适应基于5G的物联网技术的快速发展,以ARM架构作为物联网终端设备的构想具有重要的实际应用意义。但ARM架构能否满足5G物联网终端性能要求仍然不明确,特别是终端对于海量数据的处理时延将直接影响其实际可行性。鉴于此,基于开源的... 为了适应基于5G的物联网技术的快速发展,以ARM架构作为物联网终端设备的构想具有重要的实际应用意义。但ARM架构能否满足5G物联网终端性能要求仍然不明确,特别是终端对于海量数据的处理时延将直接影响其实际可行性。鉴于此,基于开源的空中接口平台(OAI),本文重点研究了采用ARM架构的Turbo译码时延问题,并与x86架构计算机进行对比。测试结果表明,基于ARM架构的译码延时要比基于x86架构的译码延时长20%~25%,鉴于两种架构性能上的差异,这一延时差距符合预期。 展开更多
关键词 TURBO码 空中接口平台 译码时延 交织器 并行译码Log-MAP
下载PDF
极化码的多比特译码算法研究
9
作者 沈周青 尚俊娜 《电信科学》 2018年第11期77-86,共10页
针对极化码的连续消除列表(successive cancellation list,SCL)译码算法的高时延问题,提出了基于对数似然比的多比特SCL(multi-bit SCL,MSCL)译码算法,可以在一个判决时刻同时译出多个码字比特,在不损失译码性能的前提下,将译码时延由3... 针对极化码的连续消除列表(successive cancellation list,SCL)译码算法的高时延问题,提出了基于对数似然比的多比特SCL(multi-bit SCL,MSCL)译码算法,可以在一个判决时刻同时译出多个码字比特,在不损失译码性能的前提下,将译码时延由3N-2个时钟降为4N/M-2个时钟,相比于现有的多比特SCL译码算法,MSCL译码算法具有更低的路径度量值计算复杂度。为了降低循环冗余校验(cyclical redundancy check,CRC)辅助的SCL(CRC aided SCL,CA-SCL)译码算法的译码时延以及存储空间,提出了分段CRC辅助的MSCL(segmented CRC-aided MSCL,SCA-MSCL)译码算法,并提出了分段信息码字长度修正算法,来保证在信息位索引集A不变的前提下,实现每一分段结尾处对应的信息位索引能够被M整除。SCA-MSCL算法可以借助多个CRC判决来尽可能早地输出译码码字,从而减少译码器的存储空间以及译码时延。 展开更多
关键词 极化码 多比特编码 MSCL 分段CRC 译码时延 存储空间
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部