-
题名板级SRAM的内建自测试(BIST)设计
被引量：3
- 1
-
-
作者
张勇
谈恩民
-
机构
桂林电子工业学院电子工程系
-
出处
《桂林电子工业学院学报》
2004年第2期60-63,共4页
-
基金
广西科学基金项目(桂科青0135024)
-
文摘
板级SRAM的内建自测试的设计,是为了确保板级SRAM的可靠性。考虑到板级SRAM各种故障模型,选择使用MarchC-SOF算法,其对呆滞故障、跳变故障、开路故障、地址译码器故障和字节间组合故障有100%的故障覆盖率,优化面向"字节"的MarchC-SOF算法和扩展延时元素后,算法可对SRAM进行字节内组合故障和数据维持力故障测试。同时在只增加少量成本的情况下,使用FPGA构成存储器的BIST控制器,可以满足SRAM的可测性的要求。
-
关键词
SRAM
自测试设计
MARCH算法
故障模型
BIST
可靠性
-
Keywords
BIST,SRAM fault models,SRAM test,March algorithm
-
分类号
TP333
[自动化与计算机技术—计算机系统结构]
-
