期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到9篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
大型仪器设备的接地保护 被引量：7
1
作者 刘琨明 《实验室研究与探索》 CAS 1997年第4期97-97,103,共2页
大型仪器设备的接地保护刘琨明（青岛建筑工程学院设备处２６６０３３）收稿日期：１９９６１１０７为保证设备和人身安全，大型仪器设备都应有可靠的接地保护措施。１９９６年，我院引进了国产大型“结构模拟器电液伺服控制系统”... 大型仪器设备的接地保护刘琨明（青岛建筑工程学院设备处２６６０３３）收稿日期：１９９６１１０７为保证设备和人身安全，大型仪器设备都应有可靠的接地保护措施。１９９６年，我院引进了国产大型“结构模拟器电液伺服控制系统”，可对大型建筑构件进行静力、拟动力... 展开更多
关键词 仪器 设备 接地保护 建筑结构 结构模拟器
下载PDF
支持SMT的微结构模拟器实现与应用
2
作者 陈伟健 郭勇 +1 位作者 朱英 尹飞 《计算机工程》 CAS CSCD 北大核心 2016年第12期60-65,72,共7页
某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设... 某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设计与实现。实验结果表明,该模拟器的仿真精度、仿真速度与原有的单线程微结构模拟器基本相当,SMT技术对该系列国产处理器具有性能提升作用,每时钟周期执行指令数平均提升29.61%。 展开更多
关键词 国产处理器 结构模拟器 处理器微结构 处理器验证 同时多线程 线程级并行
下载PDF
处理器体系结构模拟器综述
3
作者 杨亮 王亚军 +3 位作者 张竣昊 李佩峰 张帅帅 韩赛飞 《电子与封装》 2024年第8期58-68,共11页
随着处理器的微结构和拓扑结构越来越复杂,结构设计空间呈几何倍数增加,导致处理器性能评估难度加大,处理器体系结构模拟器对评估处理器性能、分析性能瓶颈以及进一步的性能优化具有重要意义。针对处理器体系结构以及功能/性能评估的精... 随着处理器的微结构和拓扑结构越来越复杂,结构设计空间呈几何倍数增加,导致处理器性能评估难度加大,处理器体系结构模拟器对评估处理器性能、分析性能瓶颈以及进一步的性能优化具有重要意义。针对处理器体系结构以及功能/性能评估的精度、复杂度与准确度的不同需求,分别研究功能模拟器、性能模拟器以及混合模拟器的模型结构以及模拟行为的构建方法。进一步阐述了国内外处理器厂商推出的体系结构模拟器在不同设计阶段的各类应用,结合实际应用对处理器体系结构模拟器的特征进行总结,并介绍了新型应用背景、新型处理器体系结构下体系结构模拟器的发展趋势。 展开更多
关键词 处理器体系结构 体系结构模拟器 功能模拟器 性能模拟器 混合模拟器
下载PDF
MVSim:面向VLIW多核向量处理器的快速、可扩展和精确的体系结构模拟器
4
作者 刘仲 李程 +3 位作者 田希 刘胜 邓让钰 钱程东 《计算机工程与科学》 CSCD 北大核心 2024年第2期191-199,共9页
设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟... 设计了一个面向VLIW多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的VLIW多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。 展开更多
关键词 体系结构模拟器 VLIW 多核向量处理器模型 性能模型 节拍精准模拟器
下载PDF
申威同时多线程功能模拟器实现与应用 被引量：2
5
作者 陈伟健 郭勇 尹飞 《计算机工程》 CAS CSCD 北大核心 2016年第6期55-59,67,共6页
同时多线程(SMT)技术允许来自多个线程的不相关指令同时执行,实现线程级并行与指令级并行相结合,提升处理器的性能。在SMT设计中,运用体系结构模拟器进行实现性分析与正确性验证。以申威多核功能模拟器为基础,提出申威SMT功能模拟器设... 同时多线程(SMT)技术允许来自多个线程的不相关指令同时执行,实现线程级并行与指令级并行相结合,提升处理器的性能。在SMT设计中,运用体系结构模拟器进行实现性分析与正确性验证。以申威多核功能模拟器为基础,提出申威SMT功能模拟器设计方法,并实现申威SMT功能模拟器。模拟结果表明了申威SMT功能模拟器设计实现的正确性,并基于申威SMT功能模拟器构建RTL级实时验证平台,在处理器设计验证领域具有较高的应用价值。 展开更多
关键词 申威处理器 功能模拟器 体系结构模拟器 同时多线程 线程级并行
下载PDF
多核平台下事务处理类应用性能分析及评价
6
作者 李鑫 窦勇 +1 位作者 邓林 张劲 《计算机研究与发展》 EI CSCD 北大核心 2011年第S1期348-353,共6页
在线事务处理(OLTP)是商业服务领域的重要应用,片上多核处理器是当前处理器发展的主流,所以OLTP在多核处理器上的性能特征成为设计和评价商用多核服务系统的主要标准.分别利用体系结构模拟器,模拟了单芯片单核与单芯片双核两种结构,改变... 在线事务处理(OLTP)是商业服务领域的重要应用,片上多核处理器是当前处理器发展的主流,所以OLTP在多核处理器上的性能特征成为设计和评价商用多核服务系统的主要标准.分别利用体系结构模拟器,模拟了单芯片单核与单芯片双核两种结构,改变其cache容量,对于OLTP负载的微体系结构进行性能分析. 展开更多
关键词 OLTP 多核处理器 体系结构模拟器
下载PDF
CacheFI:基于架构级故障注入的片上缓存容错评估工具
7
作者 黄智濒 周锋 +1 位作者 马华东 何若愚 《国防科技大学学报》 EI CAS CSCD 北大核心 2016年第5期52-58,共7页
体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式... 体系架构级缓存容错技术被认为是应对较高的永久位故障率的有效手段,但目前缓存容错机制的体系架构级评估工具较少。针对这个问题,提出CacheFI,即基于Simics的缓存故障注入工具,采用故障生成和注入分离的设计,故障生成是随机分布、模式和时序三个方面的结合,故障注入则考虑了故障可重现性和模块化的需要。在全系统模拟器Simics上,基于15个选自SPEC CPU2000的测试程序,利用CacheFI对Buddy和MAEP等典型的体系架构级缓存容错机制进行评估,展现了其弱点和典型的片上缓存容错机制存在的问题。 展开更多
关键词 故障注入 片上缓存 体系结构模拟器 SnmCS
下载PDF
周期级精确的微体系结构模拟器开发环境
8
作者 王沁 王磊 罗新强 《系统仿真学报》 CAS CSCD 北大核心 2012年第11期2264-2270,共7页
为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相... 为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。 展开更多
关键词 微体系结构模拟器 周期级精确 可重构 微处理器计算模型
下载PDF
基于Simics的系统级故障注入平台 被引量：5
9
作者 胡倩 王超 +1 位作者 王海霞 汪东升 《计算机工程》 CAS CSCD 北大核心 2015年第2期57-62,75,共7页
故障注入技术是评价系统可靠性的有效方法。现有基于仿真的故障注入平台大多基于现场可编程门阵列或超高速集成电路硬件描述语言实现,对故障模型的支持非常有限。为此,基于Simics结构级模拟器,设计并实现系统级硬件故障注入平台。该平... 故障注入技术是评价系统可靠性的有效方法。现有基于仿真的故障注入平台大多基于现场可编程门阵列或超高速集成电路硬件描述语言实现,对故障模型的支持非常有限。为此,基于Simics结构级模拟器,设计并实现系统级硬件故障注入平台。该平台上层支持不同固件、操作系统以及应用程序,底层支持对处理器典型流水部件的故障注入,同时实现瞬时故障、永久故障和间歇故障模型以及其他较全面的故障类型,并将一组系统级故障检测机制集成入平台中。实验通过监测硬件故障在系统级的传播,对比分析了故障对不同部件造成的系统级影响,结果表明,瞬时故障对系统影响较小,永久故障容易引起系统失效,间歇故障对各部件有不同程度的干扰作用。 展开更多
关键词 故障注入 系统可靠性 故障模型 故障检测 结构级模拟器
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部