-
题名基于指令生成约束的RISC-V测试序列生成方法
- 1
-
-
作者
刘鹏
胡文超
刘德启
韩晓霞
刘扬帆
-
机构
浙江大学信息与电子工程学院
合芯科技有限公司
-
出处
《电子与信息学报》
EI
CSCD
北大核心
2023年第9期3141-3149,共9页
-
文摘
为了避免处理器受到指令缺陷的威胁,该文提出基于指令生成约束的RISC-V测试序列生成方法,构建测试指令序列生成框架,实现测试指令生成及指令缺陷检测,解决现有测试指令序列生成方法约束定义困难和收敛速度慢的问题。在该方法中,首先,根据指令集架构规范和指令验证需求定义指令生成约束,包括指令格式约束、通用功能覆盖约束和特殊功能覆盖约束,以解决随着指令数量增多约束定义的困难,提高可复用性;然后,定义启发式搜索策略,通过统计覆盖信息,加快覆盖率收敛速度;最后,基于启发式搜索策略构造求解算法,实现满足指令生成约束的测试序列生成。实验结果表明,与现有方法相比,在覆盖所有指令验证需求的前提下,结构覆盖率和数值覆盖率的收敛时间分别减少了85.62%和57.64%。利用该框架对开源处理器进行检测,可以定位到在处理器译码和执行阶段引入的指令缺陷,为处理器指令缺陷检测提供了有效的方法。
-
关键词
处理器
RISC-V
指令缺陷检测
约束指令生成
-
Keywords
Processor
RISC-V
Instruction defect detection
Constrained instruction generation
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
