期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
对称传输电流开关理论与对称三值电流型CMOS算术电路 被引量：3
1
作者 沈继忠 陈偕雄 姚茂群 《电路与系统学报》 CSCD 1997年第2期7-13,共7页
本文应用开关——信号理论建立了基于对称三值逻辑适用于对称三值电流型CMOS电路开关组设计的对称传输电流开关理论。文中应用该理论设计了对称三值电流型CMOS算术电路。设计结果表明所设计的电路具有电路结构简单、速度快等优点。
关键词 算术电路 对称三值逻辑 计算机 硬件
下载PDF
结合半加图的算术电路等价性验证技术
2
作者 翁延玲 葛海通 +1 位作者 严晓浪 郑飞君 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第8期1345-1349,1403,共6页
为了克服现有等价性验证技术难以快速验证复杂算术电路的局限性,提出了一种利用综合引擎分析并再现算术电路优化过程的算法.该算法结合了乘法器的编码方式识别技术、加法电路的半加树提取技术和部分积加法电路的架构识别技术来提取乘法... 为了克服现有等价性验证技术难以快速验证复杂算术电路的局限性,提出了一种利用综合引擎分析并再现算术电路优化过程的算法.该算法结合了乘法器的编码方式识别技术、加法电路的半加树提取技术和部分积加法电路的架构识别技术来提取乘法电路的实现结构,以此生成与实现电路结构相似且逻辑正确的网表.针对算术电路结构的相似性,仅分析低位输出的电路架构以降低算法复杂度.实验结果表明,与传统的算术电路验证算法相比,该算法可以明显提高算术电路的验证速度,并且可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高了算术电路的验证能力. 展开更多
关键词 综合 等价性验证 算术电路 半加树
下载PDF
常系数乘法器的进化生成 被引量：1
3
作者 温平川 殷茜 《微电子学与计算机》 CSCD 北大核心 2001年第4期25-29,共5页
文章提出了一种十分有效的基于图进化的优化技术，并成功地解决了 16－比特常系数乘法器的设计问题。实验结果充分表明，在大部分情形下，通过进化技术自动生成的乘法器的性能胜过使用常规的计算算术算法设计的乘法器。这项研究同时也... 文章提出了一种十分有效的基于图进化的优化技术，并成功地解决了 16－比特常系数乘法器的设计问题。实验结果充分表明，在大部分情形下，通过进化技术自动生成的乘法器的性能胜过使用常规的计算算术算法设计的乘法器。这项研究同时也充分表明，我们提出的基于图的进化技术能够有效地简化和加速计算算术电路的设计过程。 展开更多
关键词 进化计算 算术电路 电子设计自动化 常系数乘法器 电子电路
下载PDF
等价性验证中的自动算符排序 被引量：1
4
作者 翁延玲 葛海通 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第6期886-889,895,共5页
为提高等价性验证效率,提出了一种利用综合引擎重现算术电路的优化过程算法.算法在单向无环图上计算距离,提取出变量的分组和结合顺序;对不同编码方式的乘法器,识别乘数和被乘数的结合顺序.ZDFV的综合引擎根据这些信息生成与实现电路结... 为提高等价性验证效率,提出了一种利用综合引擎重现算术电路的优化过程算法.算法在单向无环图上计算距离,提取出变量的分组和结合顺序;对不同编码方式的乘法器,识别乘数和被乘数的结合顺序.ZDFV的综合引擎根据这些信息生成与实现电路结构相似且逻辑正确的网表.该算法可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高算术电路的验证能力. 展开更多
关键词 算术电路 等价性验证 综合
下载PDF
有限域上通过算术变换进行多项式电路优化
5
作者 王冠军 《北京邮电大学学报》 EI CAS CSCD 北大核心 2010年第1期97-101,共5页
针对电子设计自动化(EDA)高层次综合中功耗和面积的日益严峻挑战,进行非精确算术电路的自动综合和优化,并且基于有限域特性进行字长优化.非精确多项式电路优化基于算术变换方法,首先考虑电路的定点和浮点表示情况,给出电路在不同精度界... 针对电子设计自动化(EDA)高层次综合中功耗和面积的日益严峻挑战,进行非精确算术电路的自动综合和优化,并且基于有限域特性进行字长优化.非精确多项式电路优化基于算术变换方法,首先考虑电路的定点和浮点表示情况,给出电路在不同精度界限下的实现,进行误差和功耗、面积的权衡;然后应用分枝定界方法求解最小代价电路,决定满足误差要求的最小字长,同时利用自动综合优化方法得到最终的优化结构.实验结果显示,舍入误差只需增加0.5%～1%,即可分别得到35%的功耗降低和20%的面积缩减. 展开更多
关键词 有限域 非精确算术电路 算术变换 误差界限
下载PDF
基于VHDL语言的8位ALU IP核设计 被引量：3
6
作者 刘小俊 涂春霞 《可编程控制器与工厂自动化（PLC FA）》 2006年第4期105-107,122,共4页
本文介绍了利用VHDL语言获得8位微处理器中的算术逻辑单元电路的方法,并通过计算机仿真和硬件实验证明了设计的正确性,得到了一个可以重复利用的IP核。
关键词 VHDL EDA IP核 微处理器 算术逻辑单元电路
下载PDF
利用Multisim 7软件设计一个由半加器子电路组成的多位数的加法电路 被引量：1
7
作者 翟红 《电脑知识与技术（过刊）》 2007年第24期83-84,共2页
应用于分析算术运算电路中多位数相加的教学,使教学直观、生动、形象,是对传统教学方法的一种改革,使理论教学与实践更好的紧密结合,实际应用证明Multisim7是实验教学的发展方向。
关键词 算术运算电路 MULTISIM 7 全加器 层次电路
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部