-
题名一种稀疏树加法器及结构设计
被引量：2
- 1
-
-
作者
王骞
丁铁夫
-
机构
中国科学院长春光学精密机械与物理研究所
-
出处
《电子器件》
CAS
2005年第2期312-314,共3页
-
文摘
提出了一种稀疏树加法器,该加法器基于并行前缀加法器,以预处理和后处理阶段的面积和延迟换取并行前缀进位阶段的面积和延迟,可针对大多数并行前缀加法器进行改进,在较长操作数相加时可节省面积同时减小关键路径延迟。以几种并行前缀加法器Sklansky、Brent-Kung、Kogge-Stone和Han-Carlson为例,对他们的面积和延迟进行了理论分析。在本文的最后用硬件描述语言实现了Sklansky加法器。
-
关键词
加法器
并行前缀加法器
稀疏树加法器
-
Keywords
adder
parallel prefix adder
sparse tree adder
-
分类号
TN386.5
[电子电信—物理电子学]
-
-
题名32位稀疏树可逆逻辑加法器的Verilog设计
被引量：2
- 2
-
-
作者
莫寒以
王仁平
-
机构
福州大学物理与信息工程学院
-
出处
《中国集成电路》
2017年第5期28-33,共6页
-
基金
以应变SiGe层作为输运通道的横向PIN结构Ge量子点红外探测器研究(国家自然科学基金)项目编号:61404030
-
文摘
本文根据现提出基于量子计算可逆逻辑设计的基本原则,参考已有基本可逆逻辑门结构,完成4位串行加法器模块、4位选择器模块、进位产生与进位传播模块、基2点操作模块、进位输出模块等可逆逻辑模块的Verilog设计。提出一种基于基二稀疏树的改进型32位全加器结构,基于前述模块完成加法器设计,并通过功能验证。
-
关键词
4位串行加法器
32位稀疏树加法器
可逆逻辑
基2点操作
-
Keywords
4-bit serial adder
32-bit sparse tree adder
reversible logic
2-bit point operation
-
分类号
TP332.21
[自动化与计算机技术—计算机系统结构]
-
