利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效...利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。展开更多
据《中国电子报》报道,铜和低 K 介电互联材料的引入表明,改变材料是很困难的。在前不久举行的 VLSI 技术研讨会上,技术专家积极准备面对材料的挑战,范围从新的门极氧化物到 SOI 及延展硅隧道。专家表示,今后至少有4到5个转变。高 K 门...据《中国电子报》报道,铜和低 K 介电互联材料的引入表明,改变材料是很困难的。在前不久举行的 VLSI 技术研讨会上,技术专家积极准备面对材料的挑战,范围从新的门极氧化物到 SOI 及延展硅隧道。专家表示,今后至少有4到5个转变。高 K 门极绝缘材料将代替二氧化硅,金属门电极将代替多晶硅,绝缘体上硅(SOI)和延展硅可以用于提高电流驱动能力。在未来十年内,平面 CMOS 可能会让位给垂直双门结构,例如中国 Taiwan Semiconductor Manufac-turing Co.Ltd.首席技术官 Chenming Calvin Hu 提出的 FinFET 结构。将所有这些因素一起考虑,材料的改变将标志着一个巨变的时代。类似于引入CMOS 电路设计的80年代。展开更多
文摘利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。
