-
题名混合忆阻器-CMOS逻辑运算的优化设计研究
被引量：2
- 1
-
-
作者
冯朝文
白鹏
杨晓阔
危波
-
机构
空军工程大学基础部
-
出处
《计算机技术与发展》
2019年第12期44-48,54,共6页
-
基金
国家自然科学基金青年科学基金资助项目(61401498)
-
文摘
基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错。为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的“非”逻辑操作完成输出端信号传递这一方案,改进了电路运算设计结构但不改变电路运算的复杂度。进而以“异或”、“异或非”逻辑门和一位全加器为例,以理论分析、新电路结构设计和PSpice软件模拟仿真三者共同验证了该方案的有效性。研究结果表明,该方案很好地解决了级间连接忆阻器的泄露电流,有效降低了逻辑运算信号的衰减现象,且改进设计的电路逻辑功能正确,运算准确性得到提高,输出信号低电平近似为0 V,高电平达1.8 V,均接近理想值,有利于实现新型高性能复杂逻辑运算的设计、开发和大规模集成应用。
-
关键词
混合忆阻器-cmos
逻辑门
信号衰减
全加器
暂态响应
-
Keywords
hybrid Memristor-cmos
logic gate
signal attenuation
full adder
transient response
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
-
题名基于混合忆阻器-CMOS逻辑的全加器电路优化设计
被引量：5
- 2
-
-
作者
冯朝文
蔡理
杨晓阔
张波
危波
-
机构
空军工程大学基础部
-
出处
《微纳电子技术》
北大核心
2019年第11期868-874,894,共8页
-
基金
国家自然科学基金青年科学基金资助项目(61401498)
陕西省自然科学基金资助项目(2014JQ8343)
-
文摘
将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案。最后,分析忆阻器参数β,Vt,Ron和Roff对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性。研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2%,CMOS反相器数量减少50%;增大参数β值可提高运算速度,增大忆阻值比率Roff/Ron可减小逻辑输出信号衰减度。
-
关键词
忆阻器
混合忆阻器-cmos逻辑
电压阈值
全加器
信号衰减
-
Keywords
memristor
hybrid memristor-cmos logic
voltage threshold
full adder
signal at-tenuation
-
分类号
TN431.2
[电子电信—微电子学与固体电子学]
-
