期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
SOC可测试性设计与测试技术 被引量:42
1
作者 胡瑜 韩银和 李晓维 《计算机研究与发展》 EI CSCD 北大核心 2005年第1期153-162,共10页
超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性... 超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩/解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向. 展开更多
关键词 芯片系统 测试性设计 测试资源划分 测试资源优化
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部