-
题名支持内嵌IP芯核测试的片上网络路由器技术研究
被引量：3
- 1
-
-
作者
赵建武
师奕兵
王志刚
骆晖
-
机构
电子科技大学自动化工程学院
川庆油建科宏公司
-
出处
《电子测量与仪器学报》
CSCD
2010年第3期205-210,共6页
-
基金
国家863计划(编号:2006AA06Z222)资助项目
中国教育部"新世纪优秀人才支持计划"(编号:NCET-05-0804)资助项目
-
文摘
微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。
-
关键词
微系统芯片
片上网络
路由器
路由算法
测试存取链配置
-
Keywords
system-on-chip
network-on-chip
router
routing algorithm
test access chains configuration
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
-
题名复用NoC测试IP芯核测试存取链优化配置
被引量：1
- 2
-
-
作者
赵建武
师奕兵
王志刚
-
机构
电子科技大学自动化工程学院
-
出处
《微电子学》
CAS
CSCD
北大核心
2009年第6期874-878,共5页
-
基金
国家高技术研究发展(863)计划基金资助项目(2006AA06Z222)
教育部新世纪优秀人才支持计划资助项目(NCET-05-0804)
国家建设高水平大学公派研究生项目资助
-
文摘
论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法。该方法可有效减小测试数据分组数量和被测芯核的测试时间。使用片上网络测试平台,在测试基准电路集ITC’02中的基准电路p22810上进行了实验验证。
-
关键词
微系统芯片
片上网络
层次型IP芯核
测试壳
测试存取链配置
-
Keywords
Sc/2
Network-on-Chips（NoC）
Hierarchical IP cores
Test wrapper
Test access chain configuration
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
