期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于JTAG控制器Net-1149.1的测试系统模型
被引量：
1
1
作者
陶宁
江晓山
+2 位作者
赵京伟
盛华义
章红宇
《核电子学与探测技术》
CAS
CSCD
北大核心
2004年第4期407-409,403,共4页
讨论了建立基于JTAG控制器Net-1149.1的测试系统模型的基本方法和系统结构。介绍了测试环境软硬件平台的建立及在测试主机上的软件编程及调试工作。
关键词
北京谱仪
Net-1149.1控制器
主漂移室
联合
测试
工作组
测试
存取
通道
下载PDF
职称材料
边界扫描电路故障类型分析
被引量：
1
2
作者
耿爽
《微处理机》
2014年第3期5-7,共3页
边界扫描电路是在ASIC和FPGA中广泛应用的一种可测性设计。介绍了边界扫描电路的发展及应用,阐述了边界扫描电路的电路结构,并着重研究了边界扫描电路的故障类型及测试方法。
关键词
边界扫描
测试
存取
通道
故障
下载PDF
职称材料
数字电路设计中边界扫描测试策略
3
作者
刘维周
《云南大学学报（自然科学版）》
CAS
CSCD
北大核心
2005年第S2期283-287,共5页
可测试性设计(Design-For-Testability,DFT)已经成为芯片或系统设计中不可或缺的重要组成部分.它通过在芯片的逻辑设计中加入测试逻辑单元提高芯片的可测试性.本文介绍了边界扫描技术及其IEEE1149.1标准.包括其基本原理、硬件和测试策略...
可测试性设计(Design-For-Testability,DFT)已经成为芯片或系统设计中不可或缺的重要组成部分.它通过在芯片的逻辑设计中加入测试逻辑单元提高芯片的可测试性.本文介绍了边界扫描技术及其IEEE1149.1标准.包括其基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注.
展开更多
关键词
边界扫描
测试
测试
存取
通道
边界扫描寄存器BSR
原文传递
数字系统设计中边界扫描测试诊断策略
4
作者
刘维周
《南京晓庄学院学报》
2004年第4期13-16,共4页
本文介绍了边界扫描技术及其IEEE 1149.1标准。包括它的基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注。
关键词
边界扫描
测试
测试
存取
通道
边界扫描寄存器BSR
下载PDF
职称材料
题名
基于JTAG控制器Net-1149.1的测试系统模型
被引量：
1
1
作者
陶宁
江晓山
赵京伟
盛华义
章红宇
机构
中国科学院高能物理研究所
出处
《核电子学与探测技术》
CAS
CSCD
北大核心
2004年第4期407-409,403,共4页
文摘
讨论了建立基于JTAG控制器Net-1149.1的测试系统模型的基本方法和系统结构。介绍了测试环境软硬件平台的建立及在测试主机上的软件编程及调试工作。
关键词
北京谱仪
Net-1149.1控制器
主漂移室
联合
测试
工作组
测试
存取
通道
Keywords
BESIII, HPTDC, JTAG, Net-1149.1 controller
分类号
TL594 [核科学技术—核技术及应用]
下载PDF
职称材料
题名
边界扫描电路故障类型分析
被引量：
1
2
作者
耿爽
机构
中国电子科技集团公司第四十七研究所
出处
《微处理机》
2014年第3期5-7,共3页
文摘
边界扫描电路是在ASIC和FPGA中广泛应用的一种可测性设计。介绍了边界扫描电路的发展及应用,阐述了边界扫描电路的电路结构,并着重研究了边界扫描电路的故障类型及测试方法。
关键词
边界扫描
测试
存取
通道
故障
Keywords
Boundary scan
TAP(Test Access Port)
Fault
分类号
TN407 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
数字电路设计中边界扫描测试策略
3
作者
刘维周
机构
南京晓庄学院
出处
《云南大学学报（自然科学版）》
CAS
CSCD
北大核心
2005年第S2期283-287,共5页
文摘
可测试性设计(Design-For-Testability,DFT)已经成为芯片或系统设计中不可或缺的重要组成部分.它通过在芯片的逻辑设计中加入测试逻辑单元提高芯片的可测试性.本文介绍了边界扫描技术及其IEEE1149.1标准.包括其基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注.
关键词
边界扫描
测试
测试
存取
通道
边界扫描寄存器BSR
Keywords
boundary scan test
test access port
boundary scan register
分类号
TN79 [电子电信—电路与系统]
原文传递
题名
数字系统设计中边界扫描测试诊断策略
4
作者
刘维周
机构
南京晓庄学院物理系
出处
《南京晓庄学院学报》
2004年第4期13-16,共4页
文摘
本文介绍了边界扫描技术及其IEEE 1149.1标准。包括它的基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注。
关键词
边界扫描
测试
测试
存取
通道
边界扫描寄存器BSR
Keywords
boundary scan test
test access port
boundary scan register (BSR)
分类号
TN820.2 [电子电信—信息与通信工程]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于JTAG控制器Net-1149.1的测试系统模型
陶宁
江晓山
赵京伟
盛华义
章红宇
《核电子学与探测技术》
CAS
CSCD
北大核心
2004
1
下载PDF
职称材料
2
边界扫描电路故障类型分析
耿爽
《微处理机》
2014
1
下载PDF
职称材料
3
数字电路设计中边界扫描测试策略
刘维周
《云南大学学报（自然科学版）》
CAS
CSCD
北大核心
2005
0
原文传递
4
数字系统设计中边界扫描测试诊断策略
刘维周
《南京晓庄学院学报》
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
