期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种14位80 MS/s流水线型A/D转换器设计
1
作者 郭小辉 黄星辰 +4 位作者 徐福彬 洪炜强 赵雨农 洪琪 许耀华 《微电子学与计算机》 2024年第10期89-94,共6页
基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增... 基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增益提高技术的应用提升了运放的速度和增益,且功耗较低。比较器仅采用动态锁存器以减小级间延迟。还采用了栅压自举开关降低开关导通电阻,提高采样网络带宽和线性度。芯片测试结果表明,在1.8 V电源电压、采样频率为80 MHz的条件下,输入信号频率分别为10 MHz和70 MHz时,ADC的动态参数性能相差不大。其中,输入信号频率为70 MHz时,信噪失真比(SNDR)为72.2 dB,无杂散动态范围(SFDR)为85.82 dB,有效位数(ENOB)为11.7 bit,品质因数(FoM)为0.38 pJ/(conv·step)。 展开更多
关键词 流水线型A/D转换器 无采样保持 复制尾电流反馈技术 动态锁存器
下载PDF
ADC中基于输入特性的动态可重构Dither结构
2
作者 郭志勇 李广军 李强 《微电子学》 CAS CSCD 北大核心 2011年第2期203-206,共4页
将伪随机数的宽带大幅度Dither(抖动)技术应用于高速、高精度A/D转换器(ADC)中,能够将量化噪声随机化,提高ADC的分辨率,在统计意义上减小微分非线性(DNL)误差,改善ADC的动态性能。针对流水线型ADC结构,根据各个子ADC输入信号的特点,提... 将伪随机数的宽带大幅度Dither(抖动)技术应用于高速、高精度A/D转换器(ADC)中,能够将量化噪声随机化,提高ADC的分辨率,在统计意义上减小微分非线性(DNL)误差,改善ADC的动态性能。针对流水线型ADC结构,根据各个子ADC输入信号的特点,提出动态可重构宽带大幅度Dither结构。将大幅度Dither分别引入ADC芯片内部各个子ADC中,在改善ADC动态性能的同时,使Dither动态调整更加灵活且有针对性,降低了Dither结构中DAC的位数和功耗。 展开更多
关键词 流水线型A/D转换器 动态可重构抖动 模拟电路
下载PDF
一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环
3
作者 王子轩 张聪 +4 位作者 耿鑫 丁浩 徐浩 郭宇锋 王嵘 《南京邮电大学学报（自然科学版）》 北大核心 2017年第6期44-49,共6页
提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该... 提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。 展开更多
关键词 ΔΣ时间-数字转换器 流水线型时间-数字转换器 噪声整形 全数字锁相环
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部