期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
多种栅结构SOI NMOS器件ESD特性研究
被引量：
1
1
作者
何玉娟
罗宏伟
肖庆中
《固体电子学研究与进展》
CAS
CSCD
北大核心
2013年第5期501-504,共4页
研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。
关键词
静电保护
绝缘
层
上硅
传输线脉冲测试
栅
接地
n
型
金属
-
氧化
层
-
半导体器件
下载PDF
职称材料
基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究
被引量：
5
2
作者
吴晓鹏
杨银堂
+2 位作者
高海霞
董刚
柴常春
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2013年第4期424-430,共7页
在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所...
在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压Vt1的影响.栅接地n型金属氧化物半导体器件的击穿特性结果表明,所提出的衬底电阻模型与实验结果符合良好,且仿真时间仅为器件仿真软件的7%,为ESD保护器件版图优化设计提供了方法支持.
展开更多
关键词
栅
接地
n
型
金属
氧化
物
半导体器件
静电放电
衬底电阻模
型
原文传递
题名
多种栅结构SOI NMOS器件ESD特性研究
被引量：
1
1
作者
何玉娟
罗宏伟
肖庆中
机构
电子元器件可靠性物理及其应用技术重点实验室
出处
《固体电子学研究与进展》
CAS
CSCD
北大核心
2013年第5期501-504,共4页
基金
国家预研项目资助项目(51308040403)
文摘
研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。
关键词
静电保护
绝缘
层
上硅
传输线脉冲测试
栅
接地
n
型
金属
-
氧化
层
-
半导体器件
Keywords
electrostatic protectio
n
silico
n
-o
n
-i
n
sulator （SO1）
tra
n
smissio
n
li
n
e pulsi
n
g test
gate grou
n
ded
n
MOS
分类号
TN306 [电子电信—物理电子学]
下载PDF
职称材料
题名
基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究
被引量：
5
2
作者
吴晓鹏
杨银堂
高海霞
董刚
柴常春
机构
西安电子科技大学微电子学院
出处
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2013年第4期424-430,共7页
基金
国防预研究基金(批准号:9140A23060111)
中央高校基本科研业务费(批准号:K50510250002)
陕西省科技统筹创新工程计划(批准号:2011KTCQ01-19)资助的课题~~
文摘
在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压Vt1的影响.栅接地n型金属氧化物半导体器件的击穿特性结果表明,所提出的衬底电阻模型与实验结果符合良好,且仿真时间仅为器件仿真软件的7%,为ESD保护器件版图优化设计提供了方法支持.
关键词
栅
接地
n
型
金属
氧化
物
半导体器件
静电放电
衬底电阻模
型
Keywords
gate grou
n
ded
n
egative cha
n
n
el metal oxide semico
n
ductor, electrostatic discharge, substrate resista
n
cemodel
分类号
TN386.1 [电子电信—物理电子学]
原文传递
题名
作者
出处
发文年
被引量
操作
1
多种栅结构SOI NMOS器件ESD特性研究
何玉娟
罗宏伟
肖庆中
《固体电子学研究与进展》
CAS
CSCD
北大核心
2013
1
下载PDF
职称材料
2
基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究
吴晓鹏
杨银堂
高海霞
董刚
柴常春
《物理学报》
SCIE
EI
CAS
CSCD
北大核心
2013
5
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
