一种应用于流水线ADC的采样保持电路设计 被引量：2

1

作者 朱晓宇 居水荣 +1 位作者 石乔林 李华 《电子与封装》 2015年第9期29-32,共4页

设计了一种应用于8位100 MHz采样频率流水线ADC的采样保持电路。采用电容翻转的主体结构及下级板采样技术,设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案,减小了栅压自举开关的面... 设计了一种应用于8位100 MHz采样频率流水线ADC的采样保持电路。采用电容翻转的主体结构及下级板采样技术,设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案,减小了栅压自举开关的面积。该采样保持电路采用CSMC0.18μm CMOS工艺,1.8 V电源电压进行设计。Spectre仿真并使用Matlab分析输出动态特性表明,电路达到了74.7 d B的无杂散动态范围(SFDR),信纳比(SINAD)为60.8 d B。 展开更多

关键词 采样保持 栅压自举 流水线ADC

下载PDF 职称材料

一种10位80 MS/s低功耗采样保持电路的设计

2

作者 王冬辉 戴庆元 葛启健 《微电子学》 CAS CSCD 北大核心 2006年第3期330-333,共4页

给出了一种基于开关电容(SC)电路的10位80 MHz采样频率低功耗采样保持电路。它是为一个10位80 MS/s流水线结构A/D转换器的前端采样模块设计的。在TSMC 0.25μmCMOS工艺,2.5 V电源电压下,该电路的采样频率为80 MHz;在奈奎斯特频率采样时... 给出了一种基于开关电容(SC)电路的10位80 MHz采样频率低功耗采样保持电路。它是为一个10位80 MS/s流水线结构A/D转换器的前端采样模块设计的。在TSMC 0.25μmCMOS工艺,2.5 V电源电压下,该电路的采样频率为80 MHz;在奈奎斯特频率采样时,无杂散动态范围(SFDR)为75.4 dB,SNDR为71.8 dB,ENOB为11.6,输入信号范围可达160 MHz(两倍采样频率),此时SFDR仍大于70 dB。该电路功耗为16.8 mW。 展开更多

关键词 采样保持 栅压自举 低功耗 运算跨导放大器

下载PDF 职称材料

适用于10位10Ms/s SAR ADC的采样保持电路设计

3

作者 戴澜 张家军 《北方工业大学学报》 2017年第2期28-32,共5页

针对传统采样保持电路线性度低、面积大、速度慢、输入信号摆幅受限等问题,本文采用了一种新型带预充电的采样保持电路,适用于10位10Ms/s逐次逼近模数转换器.电路采用SMIC 0.18μm混合CMOS工艺,与传统电路相比,新型电路优化了电路的线性... 针对传统采样保持电路线性度低、面积大、速度慢、输入信号摆幅受限等问题,本文采用了一种新型带预充电的采样保持电路,适用于10位10Ms/s逐次逼近模数转换器.电路采用SMIC 0.18μm混合CMOS工艺,与传统电路相比,新型电路优化了电路的线性度,提升了速度,减小了面积,输入可达满摆幅,整体电路性能满足设计要求. 展开更多

关键词 采样保持电路 栅压自举 模数转换器

下载PDF 职称材料

一种高速高线性采保电路的设计

4

作者 周杨 张正璠 李儒章 《数字技术与应用》 2010年第12期48-50,共3页

本文设计了一种拓扑结构为开环,基于栅压自举开关技术的S/H电路。在Cadence Spectre环境下进行仿真,在1.6GSPS的采样速率下,当输入信号为775MHz,1Vpp的正弦波时,该采样/保持电路的SFDR达到55.63dB,THD为-53.93dB。

关键词 AD转换器 采样保持电路 高速 栅压自举

下载PDF 职称材料

一种可用于12位分段电阻型数模转换器的开关栅压自举电路的设计

5

作者 骆川 《中国集成电路》 2018年第8期54-58,62,共6页

本文分析了影响CMOS互补开关性能的主要因素,针对12位分段电阻型数模转换器(DAC)对传输开关导通电阻的要求,设计了一种工作在3.3V电源电压下的开关栅压自举电路。该电路产生的时钟信号将作为DAC中传输VDD/2附近电压时的CMOS互补开关的... 本文分析了影响CMOS互补开关性能的主要因素,针对12位分段电阻型数模转换器(DAC)对传输开关导通电阻的要求,设计了一种工作在3.3V电源电压下的开关栅压自举电路。该电路产生的时钟信号将作为DAC中传输VDD/2附近电压时的CMOS互补开关的控制电压。基于CSMC 0.18μm DB BCD工艺,采用spectre对电路进行了仿真。仿真结果显示,由该电路产生的时钟信号所控制的CMOS采样开关有较高的可靠性和较小的导通电阻。 展开更多

关键词 沟道电荷注入 CMOS互补开关 栅压自举

下载PDF 职称材料

625 MS/s、12 bit双通道时间交织ADC的设计研究 被引量：5

6

作者 曹宇 苗澎 +1 位作者 黎飞 王欢 《电子测量与仪器学报》 CSCD 北大核心 2021年第3期105-114,共10页

基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输... 基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输入带宽。一种基于辅助通道的后台校正算法被用于校正通道间采样时间失配,该后台校正方法可适用于完全随机输入信号。芯片核心面积为0.69 mm2。后仿真结果表明,该625 MS/s、12 bit时间交织ADC在全速率下进行奈奎斯特采样,系统无杂散动态范围(SFDR)为67 dB,信号-失真噪声比(SNDR)为58.5 dB,功耗为295 mW,满足设计指标,证明了设计的有效性。 展开更多

关键词 时间交织 流水线ADC 栅压自举开关 采样时间失配

下载PDF 职称材料

超过100dB SFDR的1.2V 14位20M采样保持放大器 被引量：4

7

作者 林平分 周钢 《微电子学与计算机》 CSCD 北大核心 2008年第12期92-95,共4页

设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样... 设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样保持电路能够达到高于100dB的SFDR,完全满足14位的精度要求. 展开更多

关键词 采样保持电路 栅压自举开关 嵌套增益增强运放 共模反馈

下载PDF 职称材料

用于10位100MS/s流水线A/D转换器的采样保持电路 被引量：3

8

作者 陈美娜 戴庆元 +1 位作者 朱红卫 姜申飞 《微电子学》 CAS CSCD 北大核心 2007年第1期89-92,100,共5页

设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线... 设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度。采用TSMC 0.25μm CMOS工艺,2.5 V电源电压,对电路进行了仿真和性能验证,并给出仿真结果。所设计的采样保持电路满足100 MHz采样频率10位A/D转换器的性能要求。 展开更多

关键词 采样保持电路 增益自举放大器 栅压自举开关 流水线ADC

下载PDF 职称材料

10 bit 80 Msample/s流水线ADC的电路级设计 被引量：2

9

作者 郑晓燕 仇玉林 《电子器件》 CAS 2007年第5期1819-1821,1825,共4页

实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降... 实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降低功耗.当输入信号幅度为1Vpp时,ADC在整个量化范围内无失码,当输入信号频率为39MHz时,可获得71.6dB的无失真动态范围和60.56dB的信噪失真比. 展开更多

关键词 模数转换器 流水线 栅压自举开关 增益提升运放

下载PDF 职称材料

一种低功耗12位30MHz流水线A／D转换器 被引量：3

10

作者 钱文荣 戴庆元 朱红卫 《微电子学》 CAS CSCD 北大核心 2008年第2期241-245,共5页

设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积。电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用... 设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积。电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗。结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz。在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位。电路使用TSMC0.18μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW。 展开更多

关键词 A/D转换器 运放共享 栅压自举开关 动态比较器

下载PDF 职称材料

CCD图像采集系统的低功耗流水线ADC设计 被引量：3

11

作者 徐美华 樊裕乐 李科 《微电子学与计算机》 CSCD 北大核心 2010年第7期164-167,共4页

设计了一个适用于面阵CCD图像采集系统的10位、90MSPS流水线ADC.通过采用低功耗动态比较器和省略输入级采样/保持模块使得该高速ADC具有低功耗的优点.电路设计使用Charter0.35μm3.3V2P4M CMOS工艺.仿真结果表明:90MHz的采样速率、3.3MH... 设计了一个适用于面阵CCD图像采集系统的10位、90MSPS流水线ADC.通过采用低功耗动态比较器和省略输入级采样/保持模块使得该高速ADC具有低功耗的优点.电路设计使用Charter0.35μm3.3V2P4M CMOS工艺.仿真结果表明:90MHz的采样速率、3.3MHz正弦信号输入下,该ADC模块具有9.3bit的有效分辨率,最大DNL为0.5LSB,最大INL为0.8LSB,整个ADC功耗仅为35.4mW. 展开更多

关键词 CCD 流水线ADC 动态比较器 输入级采样/保持模块 低功耗 栅压自举开关

下载PDF 职称材料

一种用于流水线ADC采样保持电路的设计 被引量：3

12

作者 李锋 黄世震 林伟 《电子器件》 CAS 2010年第2期170-173,共4页

介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪... 介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0.5μm CMOS工艺下实现,电源电压为5 V,采样频率为10 MHz,输入信号频率为1 MHz时,输出信号无杂散动态范围(SFDR)为73.4 dB,功耗约为20 mW。 展开更多

关键词 采样保持电路 全差分结构 栅压自举开关

下载PDF 职称材料

一种高性能14位采样保持电路 被引量：2

13

作者 陈俊龙 黄继伟 +3 位作者 胡炜 吴嘉士 张荣晶 张千文 《微电子学》 CAS CSCD 北大核心 2015年第5期564-567,572,共5页

设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的... 设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC1.8V/3.3V0.18μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9dB,与传统自举开关相比,提高了16.3dB。 展开更多

关键词 采样保持电路 栅压自举开关 增益自举 高线性

下载PDF 职称材料

一种用于14bit 50MHz流水线模数转换器的CMOS采样开关 被引量：2

14

作者 胡晓宇 周玉梅 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第9期1488-1493,共6页

分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系... 分析了影响CMOS采样开关性能的非理想因素,针对14bit50MHzA/D转换器对采样开关特性的要求,提出了一种新型的时钟馈通补偿结构.该结构通过增加dummy开关管能够有效消除时钟馈通对采样值的影响,打破了开关设计中速度和精度之间的制约关系.基于SMIC0.25μm标准CMOS数模混合工艺,采用Hspice对电路进行了模拟.模拟结果显示,在输入信号为23.3MHz正弦波,峰峰值为2V,采样时钟频率为50MHz,时钟上升/下降时间为0.1ns时,无杂散动态范围达到92dB,信噪失真比达到83dB;同时时钟馈通效应造成的保持误差由5.5mV降为90μV.这种具有时钟馈通补偿结构的采样开关特别适用于高速高分辨率模数转换器. 展开更多

关键词 栅压自举采样开关 非线性 时钟馈通补偿 保持误差 模数转换器

下载PDF 职称材料

一种改进运放共享结构的11位流水线ADC设计 被引量：3

15

作者 万富强 刁盛锡 林福江 《微电子学与计算机》 CSCD 北大核心 2016年第11期119-123,共5页

对流水线模数转换器(ADC)的运放共享结构进行了改进,设计了一款应用于超高频RFID系统的11位100 MS/s采样率的流水线ADC.该ADC将采样保持电路和第一级余量增益电路共享同一个运算放大器,从而提高运算放大器的电流效率,进而减小功耗.运算... 对流水线模数转换器(ADC)的运放共享结构进行了改进,设计了一款应用于超高频RFID系统的11位100 MS/s采样率的流水线ADC.该ADC将采样保持电路和第一级余量增益电路共享同一个运算放大器,从而提高运算放大器的电流效率,进而减小功耗.运算放大器采用两对差分输入一对差分输出的、带增益自举的直筒式结构.通过使用对称栅压自举开关,减小了连接虚地的开关,流过大电流时,注入电荷的失配.采用此运放共享思路设计的11位流水线ADC,在奈奎斯特采样时,有效位数是10.6bit,SFDR为71.2dB,SNDR为65.5dB,功耗为52mW. 展开更多

关键词 运放共享 对称栅压自举开关 流水线模数转换器 低功耗

下载PDF 职称材料

一种新型栅压自举采样开关 被引量：3

16

作者 周前能 高唱 +1 位作者 李红娟 唐政维 《微电子学》 CAS 北大核心 2020年第4期482-485,共4页

基于SMIC 0.18μm CMOS工艺,设计了一种新型的栅压自举采样开关。采用镜像结构,增加了自举电容。采用时钟控制反相器,减少了MOS采样开关管的栅极节点寄生电容。这些措施有效抑制了电荷共享效应,提高了线性度,提高了采样开关的导通、关... 基于SMIC 0.18μm CMOS工艺,设计了一种新型的栅压自举采样开关。采用镜像结构,增加了自举电容。采用时钟控制反相器,减少了MOS采样开关管的栅极节点寄生电容。这些措施有效抑制了电荷共享效应,提高了线性度,提高了采样开关的导通、关断速度。仿真结果表明,在6.25 MHz频率、0.8 V输入正弦波信号、100 MHz采样频率的条件下,该栅压自举采样开关的SFDR为111.3 dBc,SNDR为108.9 dB。 展开更多

关键词 电荷共享 无杂散动态范围 信噪失真比 栅压自举采样开关

下载PDF 职称材料

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计 被引量：2

17

作者 陈铖颖 陈黎明 +1 位作者 黄新栋 张宏怡 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2018年第6期1068-1072,1080,共6页

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Si... 为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW. 展开更多

关键词 低功耗 共源共栅反相器 栅压自举开关 SIGMA-DELTA调制器

下载PDF 职称材料

适用于中频采样的CMOS自举采样开关 被引量：2

18

作者 钱宏文 朱燕君 +1 位作者 季惠才 陈珍海 《中国电子科学研究院学报》 2013年第2期209-212,共4页

分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μ... 分析了影响CMOS采样开关性能的非理想因素,针对中频采样A/D转换器对采样开关特性的要求,改进得到了一种新型的CMOS自举采样开关。较之传统栅压自举开关,此新型MOS采样开关能够消除由于阈值电压随输入信号变化所产生的非线性。基于0.18μm标准CMOS数模混合工艺对电路进行了模拟,模拟结果显示,在输入信号为2.39 MHz正弦波,峰峰值为2 V,采样时钟频率为100 MHz时,开关的无杂散动态范围达到116.7 dB,较之传统自举采样开关提高了15dB左右。试验结果表明该栅增压电路非常适用于高速中频采样。 展开更多

关键词 模数转换器 中频采样 栅压自举开关 MOS开关

下载PDF 职称材料

一种提高1-WIRE寄生供电容量的方法 被引量：2

19

作者 王峻松 朱潇挺 +1 位作者 任腾龙 洪志良 《微电子学与计算机》 CSCD 北大核心 2008年第1期112-115,119,共5页

改进了1-WIRE总线以提高其寄生供电容量,设计了自适应上拉电路,以电压监测和栅压自举开关为关键部件组成了寄生受电电路,从而把1-WIRE的寄生供电容量由5μA提升至平均值大于1mA,峰值10mA。新的总线主设备与目前广泛使用的的1-WIRE从设... 改进了1-WIRE总线以提高其寄生供电容量,设计了自适应上拉电路,以电压监测和栅压自举开关为关键部件组成了寄生受电电路,从而把1-WIRE的寄生供电容量由5μA提升至平均值大于1mA,峰值10mA。新的总线主设备与目前广泛使用的的1-WIRE从设备可以向下兼容。采用TSMC0.25μm标准数字CMOS工艺设计了原型电路,仿真结果表明,电路性能满足设计要求,系统改进可行。 展开更多

关键词 自适应上拉 受电电路 电压监测 栅压自举开关

下载PDF 职称材料

流水线模数转换器设计 被引量：2

20

作者 张睿 尹勇生 《电子测量与仪器学报》 CSCD 2012年第3期223-228,共6页

设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以缓解首级转换电路输入采样开关中自举电容对SH... 设计了一款14位、125MS/s流水线模数转换器(ADC)。通过前端采样/保持电路(SHA)消除对输入信号采样的孔径误差,采用4位结构的首级转换电路提高ADC线性性能,设计了带输入缓冲的栅压自举开关以缓解首级转换电路输入采样开关中自举电容对SHA的负载效应,流水线ADC级间通过逐级按比例缩减策略使功耗得到节省。该设计采用0.18μm 1P5MCMOS工艺,ADC版图面积2.3 mm×1.4 mm。Spectre后仿真结果显示,采样频率125 MHz、输入信号在接近Nyquist频率(61MHz)处时信号噪声畸变比(SNDR)和无杂散动态范围(SFDR)可分别达到75.7 dB和85.9 dB。在1.8V电源电压下,ADC核心部分功耗为263 mW。 展开更多

关键词 流水线ADC 栅压自举开关 级间按比例缩减

下载PDF 职称材料