-
题名一种高资源效率的Fast-RCSC极化码译码器
- 1
-
-
作者
陶玉辉
杜高明
郭文杰
李桢旻
王晓蕾
-
机构
合肥工业大学微电子学院
-
出处
《半导体光电》
CAS
北大核心
2023年第3期436-443,共8页
-
基金
国家重点研发计划项目(2018YFB2202604)
安徽省高校协同创新项目(GXXT-2019-030)。
-
文摘
针对现有极化码软输出译码器存在的高资源消耗与低资源效率,设计了一种快速低复杂度软取消(Fast Reduced Complexity Soft-Cancelation,Fast-RCSC)译码算法及其译码器硬件架构。Fast-RCSC算法对内部特殊结点进行完整计算,在减少译码周期的同时仍有较好译码性能。基于不同特殊结点公式之间存在相似性,进而通过对引入的特殊结点模块进行计算结果复用以及计算模块分时复用,减少特殊结点模块资源消耗。通过共用存储单元以及对不足存储单元数据宽度的数据进行合并,降低存储资源消耗。在华润上华(Central Semiconductor Manufacturing Corporation,CSMC)180 nm工艺下综合结果表明,设计的译码器在码长为1 024的情况下,面积为2.92 mm^(2),资源效率为245.2 Mbps/mm^(2),相比现有软输出译码器有不同程度的提升。
-
关键词
极化码译码器
软输出
资源效率
资源复用
专用集成电路
-
Keywords
polar code decoder
soft output
resource efficiency
resource reuse
ASIC
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名串行SCL极化码译码器
- 2
-
-
作者
刘丽华
管武
梁利平
-
机构
中国科学院微电子研究所
中国科学院大学
-
出处
《微电子学与计算机》
CSCD
北大核心
2018年第12期64-69,共6页
-
基金
国家自然科学基金面上项目(61471354)
-
文摘
基于列表的极化码串行抵消译码算法(SCL算法)可以改善中短码长的误码性能,但其递归结构大大降低了译码吞吐率,但同时也带来了大的硬件复杂度和硬件资源消耗.本文提出了非递归结构的基于似然比的列表串行抵消译码算法(LLR-SCL算法),设计了码长为1 024比特、搜索路径为2的LLR-SCL译码器.仿真测试表明,该译码器具有较好的误码性能,且在Xilinx XC7V2000FPGA上主频可以达到227 MHz,占用硬件资源较低,复杂度小.
-
关键词
极化码SCL译码器
串行
资源消耗低
FPGA实现
-
Keywords
polar codes SCL decoder
serialization
less hardware cost
FPGA implementation
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
