针对传统逐次逼近型模/数转换器(Successive Approximation Analog to Digital Converter,SAR ADC)中的电压域比较器存在延迟大、功耗高等问题,本文设计了一款应用于SAR ADC的低功耗时间域比较器。该比较器通过引入高增益的时间放大器(T...针对传统逐次逼近型模/数转换器(Successive Approximation Analog to Digital Converter,SAR ADC)中的电压域比较器存在延迟大、功耗高等问题,本文设计了一款应用于SAR ADC的低功耗时间域比较器。该比较器通过引入高增益的时间放大器(Time Amplifier,TA)成功实现了相位积累速度的指数级增加,有效减小了输入信号相位脱离鉴相器的“死区”所需的振荡周期数,缩短了比较延迟,优化了比较的速度和功耗。该比较器基于65 nm CMOS工艺进行设计,在0.4 V电源电压下功耗仅5.24 nW,失调电压为5.99 mV。展开更多
提出了一种增益可编程时间放大器结构。采用并行输入、串行输出结构,将TDC(Time-to-Digital Converter,时间数字控制器)每级START与STOP信号异或操作并送至可编程增益时间放大器(Programmable Gain Time Amplifier,PGTA),通过数字控制...提出了一种增益可编程时间放大器结构。采用并行输入、串行输出结构,将TDC(Time-to-Digital Converter,时间数字控制器)每级START与STOP信号异或操作并送至可编程增益时间放大器(Programmable Gain Time Amplifier,PGTA),通过数字控制部分控制PGTA增益N,TDC跳变点靠前时,将跳变点之后的N级异或门输出做累加;TDC跳变点靠后时,将跳变点之前的N级异或门输出做累加,实现时间放大功能且增益可编程、高线性度的PGTA。PGTA增益误差通过补偿器来补偿。TSMC 130nm流片验证结果显示:该TDC具有高分辨率、高线性度且增益可编程。展开更多
文摘针对传统逐次逼近型模/数转换器(Successive Approximation Analog to Digital Converter,SAR ADC)中的电压域比较器存在延迟大、功耗高等问题,本文设计了一款应用于SAR ADC的低功耗时间域比较器。该比较器通过引入高增益的时间放大器(Time Amplifier,TA)成功实现了相位积累速度的指数级增加,有效减小了输入信号相位脱离鉴相器的“死区”所需的振荡周期数,缩短了比较延迟,优化了比较的速度和功耗。该比较器基于65 nm CMOS工艺进行设计,在0.4 V电源电压下功耗仅5.24 nW,失调电压为5.99 mV。
文摘提出了一种增益可编程时间放大器结构。采用并行输入、串行输出结构,将TDC(Time-to-Digital Converter,时间数字控制器)每级START与STOP信号异或操作并送至可编程增益时间放大器(Programmable Gain Time Amplifier,PGTA),通过数字控制部分控制PGTA增益N,TDC跳变点靠前时,将跳变点之后的N级异或门输出做累加;TDC跳变点靠后时,将跳变点之前的N级异或门输出做累加,实现时间放大功能且增益可编程、高线性度的PGTA。PGTA增益误差通过补偿器来补偿。TSMC 130nm流片验证结果显示:该TDC具有高分辨率、高线性度且增益可编程。
