期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
基于DP标准的扩频时钟发生器系统参数研究 被引量:2
1
作者 刘金岭 《电子设计工程》 2009年第9期73-75,79,共4页
针对DP(DisplayPort)接口标准,结合锁相环电路系统参数对稳定时间和噪声等方面的影响,研究系统参数值的选取,给出一组性能较优的参数值,采用该组参数可为电荷泵和压控振荡器提供稳定的电流和电压。使用PLLsim软件对环路进行仿真实验,效... 针对DP(DisplayPort)接口标准,结合锁相环电路系统参数对稳定时间和噪声等方面的影响,研究系统参数值的选取,给出一组性能较优的参数值,采用该组参数可为电荷泵和压控振荡器提供稳定的电流和电压。使用PLLsim软件对环路进行仿真实验,效果较好。 展开更多
关键词 锁相环(PLL) 扩频时钟 系统参数 电荷泵 压控振荡器
下载PDF
基于数模混合信号源的高速Serial ATA总线测试方法
2
作者 吕凤英 李留青 陈中良 《计算机测量与控制》 CSCD 北大核心 2010年第10期2228-2231,共4页
从模拟激励源的角度分析了高速数字系统中Serial ATA总线的测试方法,测试设备为超高速AWG和超高速波形采样器;利用超高速AWG产生OOB信号和SSC信号,在衰减器电路的基础上实现差分信号的共模调制,通过超高速波形采样器对被测信号进行频域... 从模拟激励源的角度分析了高速数字系统中Serial ATA总线的测试方法,测试设备为超高速AWG和超高速波形采样器;利用超高速AWG产生OOB信号和SSC信号,在衰减器电路的基础上实现差分信号的共模调制,通过超高速波形采样器对被测信号进行频域分析,最后用正交检波法在时域恢复被测信号波形,并利用眼图进行信号完整性分析;该测试方法简单实用,测试效果良好。 展开更多
关键词 SATA总线 模拟激励源 扩频时钟 OOB
下载PDF
高速信号的SSC扩频时钟测试分析
3
作者 胡为东 《国外电子测量技术》 2011年第3期1-3,共3页
由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射,如进行合理的PCB布线、滤波、屏蔽等。由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置,导致信号的... 由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射,如进行合理的PCB布线、滤波、屏蔽等。由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置,导致信号的能量在某一频点位置处的产生过大的辐射发射。因此为了进一步有效的降低EMI辐射,芯片厂家在设计芯片时也给容易产生EMI的信号增加了SSC(Spread Spectrum Clocking)即扩频时钟的功能,采用SSC的功能可以有效的降低信号所产生的EMI。当前PCIE、SATA、SAS、USB3.0等几乎所有的高速芯片都支持SSC的功能。本文就将SSC的基本概念、SSC的测试测量方法做一介绍。 展开更多
关键词 SSC 扩频时钟 EMI 眼图
下载PDF
一种Sigma Delta调制的SATA3扩频时钟发生器
4
作者 王希 邵刚 +1 位作者 吕俊盛 田泽 《计算机技术与发展》 2016年第4期144-147,共4页
文中设计了一款符合SATA3协议、具有Sigma Delta调制特性的扩频时钟发生器。该电路基于小数分频锁相环,由相位比较器、电荷泵、环路滤波器、压控振荡器、分频器、三角波发生器和扩频调制器组成。通过三角波发生器产生固定频率的三角波,... 文中设计了一款符合SATA3协议、具有Sigma Delta调制特性的扩频时钟发生器。该电路基于小数分频锁相环,由相位比较器、电荷泵、环路滤波器、压控振荡器、分频器、三角波发生器和扩频调制器组成。通过三角波发生器产生固定频率的三角波,经过Sigma Delta调制器对三角波进行处理,实现对锁相环环路分频比的调制,进而使电路的环路特性满足SATA3协议的要求。该扩频时钟发生器的输入时钟为100 MHz,时钟输出以31.25 k Hz的调制频率由6 GHz向下扩频5 000 ppm,得到的功率相比于未使用向下扩频时减小了21.58 d B。文中所设计的电路采用65 nm CMOS工艺,所用的电源电压为1.2 V,功耗大小约为43 m W。该结构受到工艺参数变化的影响较小,电路结构相对简单,性能稳定,便于集成。 展开更多
关键词 SATA3 锁相环 扩频时钟 三角波调制
下载PDF
应用于ICS PCIE Gen2的扩频时钟模块电路
5
作者 葛浩正 韩国旋 许培元 《信息技术与信息化》 2024年第3期162-165,共4页
为了满足ICS(internet connection sharing,因特网连接共享)PCIE Gen2协议,可提供输入时钟信号给PC、PCIE桥芯片以及以太网等芯片,利用时钟扩频技术的研究来减少系统的电磁干扰问题。基于应用于ICS PCIE Gen2协议的设计要求,通过采用SMI... 为了满足ICS(internet connection sharing,因特网连接共享)PCIE Gen2协议,可提供输入时钟信号给PC、PCIE桥芯片以及以太网等芯片,利用时钟扩频技术的研究来减少系统的电磁干扰问题。基于应用于ICS PCIE Gen2协议的设计要求,通过采用SMIC 0.18μm工艺设计传统锁相环结构,包括鉴频鉴相器、电荷泵、环路滤波器、环形振荡器、分频器以及相位插值器所设计的扩频时钟模块电路,实现了在满足指标400 MHz输出频率的基础上对扩频深度控制在-5×10-3以内,频谱峰值能量降低了10.32 dB,输出相位噪声在1 MHz频偏下为-107.378 dBc/Hz。未扩频模式下输出时钟的确定性抖动为31.6 ps,周期间RMS抖动为5.1 ps;进行扩频后,周期间RMS抖动为8.6 ps,满足了ICS PCIE Gen2的协议要求。 展开更多
关键词 ICS PCIE Gen2协议 扩频时钟模块电路 电磁干扰 振荡器 相位插值器
下载PDF
10GHz低相噪扩频时钟发生器的设计与实现 被引量:2
6
作者 曾云 邱玉松 +1 位作者 张锋 夏宇 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2016年第2期109-114,共6页
基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频... 基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10^(-6).测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW. 展开更多
关键词 扩频时钟发生器 锁相环 ΔΣ调制器 相位噪声
下载PDF
10GHz扩频时钟发生器的设计 被引量:2
7
作者 胡帅帅 周玉梅 张锋 《微电子学与计算机》 CSCD 北大核心 2016年第10期63-67,共5页
扩频时钟是一种减少数字芯片电磁干扰的有效方法.它采用预设好的调制波形,在一定频率范围内对时钟信号进行频率调制.通过小数分频频率综合器和3阶ΔΣ调制器实现了一款10GHz扩频时钟发生器.通过改变多模分频器的分频比来实现扩频的功能... 扩频时钟是一种减少数字芯片电磁干扰的有效方法.它采用预设好的调制波形,在一定频率范围内对时钟信号进行频率调制.通过小数分频频率综合器和3阶ΔΣ调制器实现了一款10GHz扩频时钟发生器.通过改变多模分频器的分频比来实现扩频的功能.此扩频时钟发生器包括一个传统的锁相环,一个数字3阶MASH 1-1-1ΔΣ调制器和一个波形产生器.扩频时钟发生器产生下扩频5 000×10^(-6)的中心频率为10GHz的信号,调制波形为三角波,调制频率为30.525kHz.本设计已经采用55nm CMOS工艺流片,在1.2V电源电压下的总功耗为20mW.峰值降落为29.3dB,1 MHz频偏处的相位噪声为-110dBc/Hz. 展开更多
关键词 扩频时钟发生器 锁相环 电磁干扰 ΔΣ调制器
下载PDF
基于E-TSPC技术的10 GHz低功耗多模分频器的设计 被引量:1
8
作者 胡帅帅 周玉梅 张锋 《半导体技术》 CAS CSCD 北大核心 2016年第2期96-101,共6页
基于扩展的真单相时钟(E-TSPC)技术,设计了一款用于10 GHz扩频时钟发生器(SSCG)的分频比范围为32~63的多模分频器(MMD)。在设计中,基于D触发器的2/3分频器采用了动态E-TSPC技术,这不仅降低了功耗和芯片面积,而且改善了最高工作频... 基于扩展的真单相时钟(E-TSPC)技术,设计了一款用于10 GHz扩频时钟发生器(SSCG)的分频比范围为32~63的多模分频器(MMD)。在设计中,基于D触发器的2/3分频器采用了动态E-TSPC技术,这不仅降低了功耗和芯片面积,而且改善了最高工作频率。MMD由5级2/3分频器级联而成,由5 bit数字码控制。详细介绍和讨论了2/3分频器和MMD的工作原理和优势。MMD是SSCG的一部分,采用55 nm CMOS工艺进行了流片,芯片面积为35μm×10μm,电源电压为1.2 V,最高工作频率为10 GHz,此时功耗为1.56 m W。 展开更多
关键词 扩展的真单相时钟(E-TSPC) 多模分频器(MMD) 扩频时钟发生器(SSCG) 低功耗 动态逻辑
下载PDF
一种SATA Ⅲ的Sigma-Delta小数分频扩频时钟产生器设计 被引量:1
9
作者 龙强 田泽 +1 位作者 邵刚 王晋 《无线电工程》 2017年第1期62-66,共5页
整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一... 整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一个产生33 k Hz的三角波产生器,输出频率达到6 GHz,向下扩频达到5 000 ppm。测试结果表明,在1.2 V的电源电压下,功耗为48 m W,非扩频时钟的峰峰抖动为8 ps,电磁干扰降低了15 d B。Sigma-Delta小数分频扩频时钟产生器克服了整数分频器扩频时钟产生器的缺点,较好地满足了SATA Ⅲ的要求。 展开更多
关键词 扩频时钟产生器 SIGMA-DELTA SATAⅢ 小数分频
下载PDF
时钟扩频技术在行车记录仪EMI抑制中的应用
10
作者 张小林 杨晔龙 康亚强 《安全与电磁兼容》 2016年第3期69-71,共3页
介绍了时钟扩频技术的原理、分类,结合它在摄像头的具体应用案例,与传统EMI抑制手段的实际效果进行对比,突显时钟扩频技术在抑制时钟EMI上的优势。
关键词 扩频时钟发生器 行车记录仪 辐射发射 时钟信号 EN 55022
下载PDF
200 MHz可编程扩频时钟发生器
11
作者 崔隽 石立志 《中国集成电路》 2018年第12期60-63,共4页
本文介绍了一种自主设计的可编程扩频时钟发生器。该扩频时钟发生器的输出频率为25-200MHz,基于Hershey Kiss波形调制,采用双sigma-delta调制器实现信号调制,可实现中心扩频和下扩频。测试样片采用130nm CMOS工艺制造,扩频后输出信号峰... 本文介绍了一种自主设计的可编程扩频时钟发生器。该扩频时钟发生器的输出频率为25-200MHz,基于Hershey Kiss波形调制,采用双sigma-delta调制器实现信号调制,可实现中心扩频和下扩频。测试样片采用130nm CMOS工艺制造,扩频后输出信号峰值功率最多下降16.2dBmW。 展开更多
关键词 扩频时钟发生器 扩展频谱 HersheyKiss波形
下载PDF
针对DDR3应用的800MHz低抖动扩频时钟发生器
12
作者 陈宏铭 史义顺 游岳华 《中国集成电路》 2017年第3期45-50,55,共7页
本文提出一种可编程扩频时钟发生器采用小数分频锁相环,扩频是以三角波通过ΣΔ调制器调制反馈分频器的方式实现。为了提高宽扩展比,采用一种技术保持三角波在ΣΔ调制器的输入范围内。使用的相位旋转技术由虚拟多相产生方法和相位补偿... 本文提出一种可编程扩频时钟发生器采用小数分频锁相环,扩频是以三角波通过ΣΔ调制器调制反馈分频器的方式实现。为了提高宽扩展比,采用一种技术保持三角波在ΣΔ调制器的输入范围内。使用的相位旋转技术由虚拟多相产生方法和相位补偿方法组成。该技术能有效地补偿瞬时时序误差和量化误差。可编程的时钟频率200-800 MHz伴随中心和向下扩展(0~10%),RMS周期抖动在输出时钟在800 MHz是7 ps。测试芯片在40纳米CMOS制造技术提供了输出时钟800 MHz时有10%扩张率,在10%扩频比时峰值减少是30分贝。所提出的可编程扩频时钟发生器从1.1 V电源消耗5.181m W,设计仅占0.105 mm^2的面积。 展开更多
关键词 低功耗 扩频时钟发生器 双倍资料速率3
下载PDF
一种SATA Ⅲ失调锁相环扩频时钟产生器设计
13
作者 龙强 田泽 +1 位作者 唐龙飞 王晋 《无线电通信技术》 2016年第6期73-76,共4页
扩频时钟产生器可以分散频率谐波的能量、减小单位带宽内的辐射能量,因此,扩频时钟产生器广泛应用在SATA Ⅲ等系统中。给出了一种基于失调锁相环技术的SATA Ⅲ扩频时钟产生器的设计方法。在扩频时钟产生器中,一个低频扩频信号和一个直... 扩频时钟产生器可以分散频率谐波的能量、减小单位带宽内的辐射能量,因此,扩频时钟产生器广泛应用在SATA Ⅲ等系统中。给出了一种基于失调锁相环技术的SATA Ⅲ扩频时钟产生器的设计方法。在扩频时钟产生器中,一个低频扩频信号和一个直接数字频率合成器进行频率合成,然后和一个高频信号混频,产生一个更高的调制参考源。扩频时钟产生器采用1.2 V 0.13μm CMOS工艺,功耗为21.16 m W,主要的频率功率减小了16 d B,芯片面积0.7*0.45 mm2。测试结果表明,采用失调锁相环技术,扩频时钟产生器具有较低的时钟抖动,较小的EMI辐射功率,较好地满足了SATA Ⅲ的需求。 展开更多
关键词 扩频时钟产生器 锁相环 SATA III 失调
下载PDF
降低EMI的扩频时钟振荡器
14
作者 Bjorn Starmark 《电子产品世界》 2004年第03A期57-58,共2页
关键词 EMI 扩频时钟振荡器 数字系统 电磁干扰 电磁辐射
下载PDF
采用快速建立双电荷泵技术的扩频时钟产生器设计
15
作者 龙强 田泽 +1 位作者 王晋 唐龙飞 《无线电工程》 2017年第3期66-69,共4页
传统的扩频时钟产生器具有较长的建立时间,同时芯片面积较大。针对上述问题,给出了一种采用快速建立双电荷泵技术的低抖动分数扩频时钟产生器(SSCG)的设计。快速建立双电荷泵技术不但可以减小芯片面积,而且通过控制SSCG建立过程中电荷泵... 传统的扩频时钟产生器具有较长的建立时间,同时芯片面积较大。针对上述问题,给出了一种采用快速建立双电荷泵技术的低抖动分数扩频时钟产生器(SSCG)的设计。快速建立双电荷泵技术不但可以减小芯片面积,而且通过控制SSCG建立过程中电荷泵(CP)的工作顺序来缩短建立时间。SSCG中的多模分频器采用差分动态触发器技术来减小芯片面积,降低功耗和抖动。SSCG采用0.13μm CMOS工艺制造,3.91μs的建立时间远快于采用传统SSCG技术的8.11μs,在1.5 GHz 250个周期内随机抖动和总抖动分别为2.7 psrms和3.3 psrms。EMI减小了10 d B,符合SATA的技术要求。芯片面积为0.3 mm×0.7 mm,功耗为18 m W。测试结果表明,采用快速建立双电荷泵技术,建立时间大幅度缩短,芯片面积也有了较大的优化。 展开更多
关键词 扩频时钟产生器 电荷泵 抖动 SATA 电磁兼容
下载PDF
利用SSCG有效抑制EMI
16
作者 堀切近史 南庭(编译) 《电子设计应用》 2007年第5期63-66,共4页
作为新的EMI抑制技术,目前SSCG(扩频时钟发生器)的应用正在迅速扩展.
关键词 EMI抑制 扩频时钟发生器 SSCG 电磁辐射干扰 峰值降低性能 抖动
下载PDF
元器件精选
17
《电子测试》 2003年第11期114-121,共8页
手机用双频及三频天线收发模块达方电子在既有高频通讯组件为基础下,费时两年自行开发完成GSM/GPRS手机用双频(GSM/DCS)及三频(GSM/DCS/PCS)天线收发模块(Antenna Switch Module or T/R Switch Module)尺寸皆为5.4×4.0mm。为目前... 手机用双频及三频天线收发模块达方电子在既有高频通讯组件为基础下,费时两年自行开发完成GSM/GPRS手机用双频(GSM/DCS)及三频(GSM/DCS/PCS)天线收发模块(Antenna Switch Module or T/R Switch Module)尺寸皆为5.4×4.0mm。为目前业界中最小尺寸,双频天线收发模块已通过中国手机大厂认证,并小量交货中,预计至2003年底出货达100万颗。三频天线收发模块目前正在与国内手机制造商积极接触与认证中,预计今年国产手机皆会推出新款三频手机。达方电子在已开发高频通讯组件中,包括高频电感(MLCI)、低通滤波器(LPF)。 展开更多
关键词 SERDES HD收音机处理器 现场可编程扩频时钟发生器 LED 蓝光LED PrPMC880
下载PDF
降低EMI的可编程扩频时钟发生器
18
《电子元器件应用》 2004年第5期61-61,共1页
关键词 EMI 可编程扩频时钟发生器 赛普拉斯半导体公司 CY25200ZZC
下载PDF
针对降低EMI的可编程扩频时钟发生器
19
《今日电子》 2004年第5期68-68,共1页
关键词 EMI 可编程扩频时钟发生器 CY25200ZZC 电磁干扰 电磁兼容性
下载PDF
可降低EMI的可编程扩频时钟发生器
20
《国外电子元器件》 2004年第9期75-75,共1页
关键词 EMI 赛普拉斯半导体公司 可编程扩频时钟发生器 CY25200ZZC
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部