期刊文献+
共找到31篇文章
< 1 2 >
每页显示 20 50 100
诸葛斌 被引量:5
1
作者 袁非牛 周荷琴 冯焕清 《中国图象图形学报(A辑)》 CSCD 北大核心 2003年第12期1438-1443,共6页
成像速度是影响体绘制应用的关键,为了提高成像速度,提出一种基于Intel奔腾SIMD和分割技术的快速体绘制算法,仅仅应用奔腾SIMD并行技术,常规光线投射算法的成像速度能够提高2~5倍,奔腾SIMD并行指令与分割技术相结合,减少了大量... 成像速度是影响体绘制应用的关键,为了提高成像速度,提出一种基于Intel奔腾SIMD和分割技术的快速体绘制算法,仅仅应用奔腾SIMD并行技术,常规光线投射算法的成像速度能够提高2~5倍,奔腾SIMD并行指令与分割技术相结合,减少了大量空采样,进一步提高了成像速度,而且这种简单的分割技术能够快速地适应转换函数的改变.在一台P4/1.6G的PC机上,以512×512分辨率渲染时,该算法渲染速度比常规光线投射算法提高了10多倍,使得等值面的体绘制速度能够达到1~3帧/秒,实验结果表明,该算法具有渲染速度快、成像质量高等显著优点,而且不需要费时的预处理和特殊体视硬件,具有较大的实际应用价值。 展开更多
关键词 奔腾 渲染速度 光线投射算法 体绘制算法 分割 SIMD PC机 成像 并行指令 分辨率
下载PDF
利用TMS320C31实现数字滤波
2
作者 商海波 《电子元器件应用》 2002年第11期24-26,共3页
介绍数字信号处理器TMS320C31的硬件结构和指令特点,指出其循环寻址和并行指令系统适合于实现数字滤波。根据无限长单位冲击响应数字滤波器的级联结构,给出了实现该滤波器所需的算法结构,介绍了软件的编写并对此进行了试验。
关键词 TMS320C31 数字滤波 循环寻址 并行指令 无限长单位冲击响应 数字信号处理器 级联结构
下载PDF
ADSP-BF535存储器的分级管理机制及其性能评估
3
作者 杨波 王跃科 +1 位作者 杨俊 邢克飞 《电子器件》 CAS 2003年第4期387-392,共6页
存储器的管理机制及其性能直接决定DSP的性能。文章首先分析了ADSPBF535的存储器分级管理机制,对各个区域的存储器进行了详细讲解。其次,针对该DSP的L1、L2,进行了并行指令和FFT运算的性能评测。再次,进行了多种存储器之间的DMA数据传... 存储器的管理机制及其性能直接决定DSP的性能。文章首先分析了ADSPBF535的存储器分级管理机制,对各个区域的存储器进行了详细讲解。其次,针对该DSP的L1、L2,进行了并行指令和FFT运算的性能评测。再次,进行了多种存储器之间的DMA数据传输测试,给出了具体的速度指标。评测数据证明了BF535具有优良的存储器性能,为Blackfin系列DSP的工程应用设计提供了重要的数据参考。 展开更多
关键词 ADSP-BF535 存储器 分级 并行指令 FFT DMA
下载PDF
VAX6220机并行处理的实现
4
作者 钟铨 《广东气象》 1991年第2期42-44,共3页
关键词 微机 并行处理 并行指令
下载PDF
Using Pipeline Instructions by Parallel Simulation of Mathematical Models
5
作者 Peter Kvasnica Igor Kvasnica 《Journal of Mathematics and System Science》 2012年第9期552-557,共6页
Simulation is an important and useful technique helping users understand and model real life systems. Once built, the models can run proving realistic results. This supports making decisions on a more logical and scie... Simulation is an important and useful technique helping users understand and model real life systems. Once built, the models can run proving realistic results. This supports making decisions on a more logical and scientific basis. The paper introduces method of simulation, and describes various types of its application. The authors used the method of analysis of the creation and implementation of the programme code. The authors compared parallel instruction of computing defined to pipelined instructions. The power of simulation is that a common model can be used to design a large variety of systems. An important aspect of the simulation method is that a simulation model is designed to be repeated in actual computer systems, especially in multicore processors. For this reason, it is important to minimize average waiting time for fetch and decode stage instructions. The objective of the research is to prove that the parallel operation of programme code is faster than sequential operation code on the multi processor architecture. The system modeling uses methods and simulation on the parallel computer systems is very precise. The time benefit gained in simulation of mathematical model on the pipeline processor is higher than the one in simulation of mathematical model on the multi processors computer system. 展开更多
关键词 Decentralization mathematical model in state space simulation parallel programme code multicore processors pipelineinstruction processing.
下载PDF
基于循环展开的子字并行指令自动生成
6
作者 王淼 王志英 +1 位作者 沈立 戴葵 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第2期46-49,共4页
针对向量编译的不足,提出一种基于循环展开的子字并行指令自动生成的方法.该方法利用传统的循环变换技术对多媒体应用中可以进行子字并行的循环进行优化,生成子字并行代码.首先识别出可并行的循环,然后通过循环展开、寄存器重命名、指... 针对向量编译的不足,提出一种基于循环展开的子字并行指令自动生成的方法.该方法利用传统的循环变换技术对多媒体应用中可以进行子字并行的循环进行优化,生成子字并行代码.首先识别出可并行的循环,然后通过循环展开、寄存器重命名、指令合并等技术来提升循环体基本块中的子字并行性.在TTA(trans-port triggered architecture)体系结构的编译框架下用该方法实现了子字并行指令的自动生成.实验表明该方法得到了较好的加速比. 展开更多
关键词 向量编译 子字并行 并行指令 循环展开 代码自动生成
下载PDF
X86计算平台大跃进
7
作者 张健浪 《个人电脑》 2008年第3期105-109,共5页
Nehalem微架构的出现,标志着X86 PC进入到一个崭新的纪元,更高的效能和卓越的效率将捍卫英特尔在X86处理器领域的王者地位,倘若AMD不加速新一代架构的开发步伐,那么将被对手越抛越远。
关键词 计算平台 X86 微架构 CPU 工程美学 并行指令 英特尔 芯片组
下载PDF
语言实验系统故障检测仪的研究
8
作者 黄定富 《外语电化教学》 1996年第3期42-,46,共2页
南京邮电学院基础课部黄定富(210003·江苏南京)电教技术语言实验系统故障检测仪的研究引言目前国内外所生产语言实验系统中主机与学生机的标准数量比是1:48。由于主机只限任课教师操作而学生机则由不同年级、不同班次... 南京邮电学院基础课部黄定富(210003·江苏南京)电教技术语言实验系统故障检测仪的研究引言目前国内外所生产语言实验系统中主机与学生机的标准数量比是1:48。由于主机只限任课教师操作而学生机则由不同年级、不同班次的学生轮流使用,因而二者的故障比大大高... 展开更多
关键词 语言实验 检测仪 录音机 系统故障 主控台 接口电路 并行指令 数据电路 控制电路 双向通道
原文传递
Hadoop云平台用户动态访问控制模型 被引量:9
9
作者 杨宏宇 孟令现 《通信学报》 EI CSCD 北大核心 2017年第9期9-17,共9页
为解决Hadoop云平台无法动态控制用户访问请求的问题,提出一种基于用户行为评估的Hadoop云平台动态访问控制(DACUBA,dynamic access control based on user behavior assessment)模型。该模型首先实时收集用户指令序列,通过并行指令序... 为解决Hadoop云平台无法动态控制用户访问请求的问题,提出一种基于用户行为评估的Hadoop云平台动态访问控制(DACUBA,dynamic access control based on user behavior assessment)模型。该模型首先实时收集用户指令序列,通过并行指令序列学习(PCSL,parallel command sequence learning)获取用户行为轮廓。然后利用前向轮廓建立全局K模型,对后续行为序列进行分类并对分类结果进行评估。随后将评估结果与改进Hadoop访问控制机制结合,使云平台用户的访问权限随自身行为动态改变。最后通过实验验证了模型算法的有效性和动态访问控制机制的可行性。 展开更多
关键词 云平台 HADOOP 用户行为 访问控制 并行指令序列学习
下载PDF
64位CPU构架的研究 被引量:2
10
作者 甘泉 《微电子学与计算机》 CSCD 北大核心 1999年第3期1-3,共3页
文章研究了64位CPU的显式并行指令计算(EPIC)构架,详细分析了EPIC的核心内容———指令级并行化(ILP)所采用的关键技术,总结了CPU构架演变的几个重要规律。
关键词 CPU IA-64 并行指令计算 微处理器
下载PDF
EPIC高性能微处理器体系结构及其应用 被引量:1
11
作者 童小念 杨喜敏 《计算机与数字工程》 2004年第5期17-19,共3页
EPIC(ExplicitlyParallelInstructionComputing)显式并行指令计算是当今高性能微处理器技术设计的新理念。本文分析了基于EPIC设计思想的安腾(Itanium)处理器体系结构特点,并介绍了安腾高性能微处理器的应用。
关键词 显式并行指令计算 指令并行 安腾
下载PDF
EPIC微体系结构的存储级并行执行模型的研究 被引量:1
12
作者 邓让钰 陈海燕 +2 位作者 邢座程 谢伦国 曾献君 《计算机学报》 EI CSCD 北大核心 2007年第1期74-80,共7页
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic... 描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP. 展开更多
关键词 显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型
下载PDF
基于EPIC技术的VLIW并行体系结构分析
13
作者 童小念 唐菀 《中南民族大学学报(自然科学版)》 CAS 2004年第3期60-63,共4页
介绍了微处理器体系结构的发展和当今微处理器设计中的新理念 EPIC技术 ,并在此基础上分析了 EPIC高性能微处理器 Itanium的 VL
关键词 体系结构 复杂指令集计算 精简指令集计算 超长指令 显式并行指令计算 微处理器
下载PDF
IA-64的并行架构及其寄存器文件 被引量:1
14
作者 邓晴莺 张民选 蒋江 《计算机工程》 CAS CSCD 北大核心 2008年第12期13-15,共3页
同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设... 同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。 展开更多
关键词 同时多线程 显式并行指令计算 并行 寄存器文件
下载PDF
基于TMS320C55X的G.729语音压缩算法全汇编优化 被引量:1
15
作者 陈德宏 林加龙 胡兴柳 《安徽工业大学学报(自然科学版)》 CAS 2013年第4期435-439,共5页
G.729语音压缩算法的源代码存在运算量大、在DSP上实现效率低等缺点。为加强其在低功耗便携式设备上的应用,结合C55X平台和G.729算法特点,采用合理的全汇编实现方案,开发1款高度优化的G.729全汇编代码,并给出并行指令优化和指令流水线... G.729语音压缩算法的源代码存在运算量大、在DSP上实现效率低等缺点。为加强其在低功耗便携式设备上的应用,结合C55X平台和G.729算法特点,采用合理的全汇编实现方案,开发1款高度优化的G.729全汇编代码,并给出并行指令优化和指令流水线延迟优化2种汇编代码优化方法及存储空间的优化思路。在TMS320VC5505 EVM上完成全汇编代码的测试和实时实现。测试结果显示代码运算量从1 259.9(mega cycles)/s降为25.3(mega cycles)/s,利用软件工具测得语音质量的MOS得分在3.87左右。 展开更多
关键词 全汇编实现 G 729 TMS320C55X 并行指令优化 流水线优化
下载PDF
一种高效的基于ASIPs的EPIC指令编码方法
16
作者 江山刚 张晓彤 王沁 《计算机工程》 CAS CSCD 北大核心 2007年第3期251-252,255,共3页
EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法—... EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法——动态变长指令编码方法。测试结果表明,对于低编码率的语音编解码领域的ASIPs,动态变长指令编码方法可以将代码的压缩率提高到62.8%。 展开更多
关键词 显示并行指令计算 专用指令集处理器 指令编码 动态变长
下载PDF
基于EPIC的同时多线程处理器取指策略
17
作者 贾小敏 孙彩霞 张民选 《计算机工程》 CAS CSCD 北大核心 2007年第4期256-258,262,共4页
EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处... EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。 展开更多
关键词 显式并行指令计算 同时多线程 取指策略 ITANIUM SICOUNT
下载PDF
一个运动图像实时压缩的64位并行指令集 被引量:1
18
作者 罗玉平 代镭 +2 位作者 尹社广 施业斌 陈海涛 《中国科学技术大学学报》 CAS CSCD 北大核心 2002年第5期552-559,共8页
为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CP... 为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CPU耗时下降了十几倍 ,实现了实时压缩 . 展开更多
关键词 运动图像 二维离散余弦变换 运动估值 块匹配法 64位并行指令 图像压缩
下载PDF
一种基于IA-64的并行架构的研究
19
作者 邓晴莺 张民选 蒋江 《计算机工程与科学》 CSCD 2008年第7期82-85,共4页
同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA... 同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,并通过NAS并行测试程序作出了性能评测。 展开更多
关键词 同时多线程 显式并行指令计算 OpenUH 并行
下载PDF
浅析CPU的技术发展
20
作者 王彩霞 《运城学院学报》 2004年第2期20-21,共2页
中央处理器是计算机的重要部件之一。文章介绍了处理器的性能指标提高所采用的三种技术 :流水线技术、超标量技术、显示并行指令技术。
关键词 处理器 架构 流水线 超标量 显示并行指令
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部