期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于嵌入式芯核测试的IEEE std 1500标准
被引量：
4
1
作者
魏岩
固靖
洪开
《微计算机信息》
2009年第11期138-140,共3页
本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并...
本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并结合芯核测试语言CTL提供测试设计实例。
展开更多
关键词
片上系统
嵌入式
芯
核
IEEE
STD
1500标准
芯
核
测试语言
下载PDF
职称材料
一种基于数据总线的测试结构(英文)
2
作者
王澍
毛武晋
陆生礼
《电子器件》
CAS
2003年第1期46-51,共6页
复用数据总线作为测试传输机构的测试结构可以大大减小可测性设计的面积开销。因此 ,提出了一种针对该结构的测试包设计新方法 :通过对测试包中与测试传输机构相连的测试包单元和相连的测试包单元分别设计 ,使前者设计成可寻址的测试数...
复用数据总线作为测试传输机构的测试结构可以大大减小可测性设计的面积开销。因此 ,提出了一种针对该结构的测试包设计新方法 :通过对测试包中与测试传输机构相连的测试包单元和相连的测试包单元分别设计 ,使前者设计成可寻址的测试数据缓冲器 ,从而构建了一种复用数据总线作为测试传输机构的新测试结构。由此让该结构具备了硬件开销小 ,测试过程控制简单 。
展开更多
关键词
嵌入式
芯
核
测试传输机构
测试包
扫描链
测试矢量
下载PDF
职称材料
基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法
被引量：
1
3
作者
刘军
吴玺
+2 位作者
裴颂伟
王伟
陈田
《电子学报》
EI
CAS
CSCD
北大核心
2015年第3期454-459,共6页
为减少三维芯核绑定前和绑定后的测试时间,降低测试成本,提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度,使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后...
为减少三维芯核绑定前和绑定后的测试时间,降低测试成本,提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度,使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后,在TSVs(Through Silicon Vias)数量的约束下,逐层的将虚拟层中的扫描元素分配到测试外壳扫描链中,以平衡绑定前后各条测试外壳扫描链的长度.实验结果表明,所提方法有效地减少了三维芯核绑定前后测试的总时间和硬件开销.
展开更多
关键词
三维
嵌入式
芯
核
测试外壳扫描链
跨度
虚拟层
下载PDF
职称材料
采用嵌入式可编程芯核进行SOC设计
4
作者
珍花
《电子产品世界》
2002年第02A期56-56,50,共2页
关键词
SOC设计
嵌入式
可编程
芯
核
集成电路
电路设计
下载PDF
职称材料
题名
基于嵌入式芯核测试的IEEE std 1500标准
被引量：
4
1
作者
魏岩
固靖
洪开
机构
哈尔滨理工大学计算机科学与技术学院
出处
《微计算机信息》
2009年第11期138-140,共3页
文摘
本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并结合芯核测试语言CTL提供测试设计实例。
关键词
片上系统
嵌入式
芯
核
IEEE
STD
1500标准
芯
核
测试语言
Keywords
SOC
embedded core
IEEE std 1500 standard
core test language
分类号
TP206 [自动化与计算机技术—检测技术与自动化装置]
下载PDF
职称材料
题名
一种基于数据总线的测试结构(英文)
2
作者
王澍
毛武晋
陆生礼
机构
东南大学国家专用集成电路工程技术研究中心
出处
《电子器件》
CAS
2003年第1期46-51,共6页
文摘
复用数据总线作为测试传输机构的测试结构可以大大减小可测性设计的面积开销。因此 ,提出了一种针对该结构的测试包设计新方法 :通过对测试包中与测试传输机构相连的测试包单元和相连的测试包单元分别设计 ,使前者设计成可寻址的测试数据缓冲器 ,从而构建了一种复用数据总线作为测试传输机构的新测试结构。由此让该结构具备了硬件开销小 ,测试过程控制简单 。
关键词
嵌入式
芯
核
测试传输机构
测试包
扫描链
测试矢量
Keywords
embedded core, TAM, test wrapper, scan chain,test pattern
分类号
TP274 [自动化与计算机技术—检测技术与自动化装置]
下载PDF
职称材料
题名
基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法
被引量：
1
3
作者
刘军
吴玺
裴颂伟
王伟
陈田
机构
合肥工业大学计算机与信息学院
合肥工业大学情感计算与先进智能机器安徽省重点实验室
北京化工大学信息科学与技术学院
出处
《电子学报》
EI
CAS
CSCD
北大核心
2015年第3期454-459,共6页
基金
国家自然科学基金(No.61306049
No.61106037
+3 种基金
No.61204046)
国家高技术研究发展计划(863计划)课题(No.2012AA011103)
安徽省自然科学基金(No.1208085QF127)
计算机体系结构国家重点实验室开放课题(No.CARCH201101)
文摘
为减少三维芯核绑定前和绑定后的测试时间,降低测试成本,提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度,使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后,在TSVs(Through Silicon Vias)数量的约束下,逐层的将虚拟层中的扫描元素分配到测试外壳扫描链中,以平衡绑定前后各条测试外壳扫描链的长度.实验结果表明,所提方法有效地减少了三维芯核绑定前后测试的总时间和硬件开销.
关键词
三维
嵌入式
芯
核
测试外壳扫描链
跨度
虚拟层
Keywords
three dimensional embedded cores
wrapper scan chains
span
virtual layers
分类号
TP306.2 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
采用嵌入式可编程芯核进行SOC设计
4
作者
珍花
出处
《电子产品世界》
2002年第02A期56-56,50,共2页
关键词
SOC设计
嵌入式
可编程
芯
核
集成电路
电路设计
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于嵌入式芯核测试的IEEE std 1500标准
魏岩
固靖
洪开
《微计算机信息》
2009
4
下载PDF
职称材料
2
一种基于数据总线的测试结构(英文)
王澍
毛武晋
陆生礼
《电子器件》
CAS
2003
0
下载PDF
职称材料
3
基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法
刘军
吴玺
裴颂伟
王伟
陈田
《电子学报》
EI
CAS
CSCD
北大核心
2015
1
下载PDF
职称材料
4
采用嵌入式可编程芯核进行SOC设计
珍花
《电子产品世界》
2002
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
