-
题名MRC:谐振时钟数字集成全局功耗优化方法
- 1
-
-
作者
贾柯
杨梁
王剑
-
机构
计算机体系结构国家重点实验室(中国科学院计算技术研究所)
中国科学院计算技术研究所
中国科学院大学
龙芯中科技术股份有限公司
-
出处
《高技术通讯》
CAS
2023年第11期1146-1159,共14页
-
基金
中国科学院战略性先导科技专项(XDC05020100)资助项目。
-
文摘
本研究针对谐振时钟网络在集成电路设计中的数字化实现,提出了一种全局时钟功耗优化(MRC)方法,简化了谐振时钟网络在数字化设计中的集成过程。当前,依赖传统仿真工具构建谐振网络的仿真周期较长,且现有谐振电路模型无法满足快速设计与数字化建库要求。本文根据谐振电路三段式电路状态提出一种折线化模型降阶方法,可快速实现对当前各类谐振电路波形的准确刻画;本文同时基于此模型给出全局功耗优化目标函数,为电路选型提供指导。与12 nm Fin-FET工艺下实际电路的Spice后仿结果进行比较,本文模型精确度在90%以上,可以准确模拟实际功耗变化趋势,基于Matlab实现的优化方案相比Spice仿真提速10^(5)倍。
-
关键词
谐振时钟
低功耗设计
功耗模型
设计方法学
大规模集成电路时钟设计
-
Keywords
resonant clock
low-power design
power model
design methodology
very-large-scale integration clock design
-
分类号
TN431.2
[电子电信—微电子学与固体电子学]
-
