期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA自主控制浮点加减乘除控制器设计
被引量：
5
1
作者
张玲玲
李克俭
蔡启仲
《计算机测量与控制》
北大核心
2014年第10期3323-3326,3380,共4页
为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主...
为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主完成操作数的配置并进行浮点数加/减、乘、法运算的功能,运算结果读到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数配置与运算器的选择,及内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;通过仿真综合测试可知,该控制器的最高频率可达132.426M,从输入端口到输出端口的延时数据为:最小延时是5.367ns,最大延时是18.347ns,耗用的IO输入输出端口占总资源的31.45%;并能够自动选择运算器,自主完成相应的算术运算。
展开更多
关键词
FPGA
浮点乘法运算
控制器
多
操作数
下载PDF
职称材料
基于FPGA自主控制浮点加减控制器设计
被引量：
2
2
作者
张玲玲
李克俭
蔡启仲
《计算机测量与控制》
北大核心
2014年第9期2941-2943,共3页
为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用...
为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下.可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317 M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92%,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算。
展开更多
关键词
FPGA
浮点加减法运算
控制器
多
操作数
下载PDF
职称材料
PLC梯形图转化为多操作数逻辑指令的设计与实现
被引量：
2
3
作者
邱盛成
蔡启仲
+1 位作者
李克俭
潘绍明
《计算机测量与控制》
2016年第6期202-205,217,共5页
针对每一个操作数有一个操作码的PLC逻辑指令,设计了一个操作码可带多个操作数,操作数附加"辅助符号位"的新型PLC逻辑指令,避免在执行逻辑指令过程中有多少个操作数需要译码多少次的状况;研究这种新指令语句的数据结构和梯形...
针对每一个操作数有一个操作码的PLC逻辑指令,设计了一个操作码可带多个操作数,操作数附加"辅助符号位"的新型PLC逻辑指令,避免在执行逻辑指令过程中有多少个操作数需要译码多少次的状况;研究这种新指令语句的数据结构和梯形图的数据结构,应用这两种数据结构研究梯形图转化成新指令表的转化算法;对梯形图采用按梯级顺序递归扫描方法构造二叉树结构,然后对二叉树进行后序遍历得到一个中间结果指令表,对中间结果指令表经过逻辑关系的分析与同类型逻辑关系操作数的合并处理得到最终的指令表;通过对串并联结构梯形图的转换测试,其新指令语句的转化结果正确。
展开更多
关键词
梯形图
逻辑指令
二叉树
多
操作数
下载PDF
职称材料
多操作数并行加法的研究
4
作者
师军
唐本荣
《陕西师范大学学报（自然科学版）》
CAS
CSCD
1996年第4期27-30,共4页
研究了二进制多操作数并行加法问题．基于多操作数并行位加和按权重新排列的原理，提出了一种二进制多操作数加法的快速计算算法．该算法一次可同时将ｍ个操作数转换为ｒ＋１（ｒ＝［ｌｏｇ２ｍ］）个操作数。
关键词
并行算法
多
操作数
二进制运算
并行位加
加法器
下载PDF
职称材料
中间表示设计中基于链表的多寄存器操作数处理
5
作者
刘章林
石学林
+1 位作者
冯晓兵
张兆庆
《计算机工程》
EI
CAS
CSCD
北大核心
2006年第1期25-27,共3页
以简单但具有代表性的配对寄存器为例,分析了编译器中间表示设计中使用配对信息所需包含的要点。结合编译器中数据流分析,指令调度和寄存器分配的需求,进一步提出了一种基于链表结构的中间表示及构造算法。所提出的表示方法同时考虑到...
以简单但具有代表性的配对寄存器为例,分析了编译器中间表示设计中使用配对信息所需包含的要点。结合编译器中数据流分析,指令调度和寄存器分配的需求,进一步提出了一种基于链表结构的中间表示及构造算法。所提出的表示方法同时考虑到编译器的可移植性,以便于在不同编译器中实现。
展开更多
关键词
中间表示
多
寄存器
操作数
配对寄存器
链表
下载PDF
职称材料
题名
基于FPGA自主控制浮点加减乘除控制器设计
被引量：
5
1
作者
张玲玲
李克俭
蔡启仲
机构
广西科技大学电气与信息工程学院
出处
《计算机测量与控制》
北大核心
2014年第10期3323-3326,3380,共4页
基金
桂科自(2011GXNSFA018153)
文摘
为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主完成操作数的配置并进行浮点数加/减、乘、法运算的功能,运算结果读到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数配置与运算器的选择,及内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;通过仿真综合测试可知,该控制器的最高频率可达132.426M,从输入端口到输出端口的延时数据为:最小延时是5.367ns,最大延时是18.347ns,耗用的IO输入输出端口占总资源的31.45%;并能够自动选择运算器,自主完成相应的算术运算。
关键词
FPGA
浮点乘法运算
控制器
多
操作数
Keywords
FPGA
floating--point multiplication operation
controller
multioperand
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于FPGA自主控制浮点加减控制器设计
被引量：
2
2
作者
张玲玲
李克俭
蔡启仲
机构
广西科技大学电气与信息工程学院
出处
《计算机测量与控制》
北大核心
2014年第9期2941-2943,共3页
基金
广西科学基金(桂科自2011GXNSFAO18153)
文摘
为实现一种能够自主完成浮点数加/减运算功能的浮点数加/减运算执行控制器,提出了一种基于采用FPGA并行操作电路硬连接的浮点数加/减运算控制电路及其时序控制方法;该控制器在接收到操作数类型与参与运算的操作数后,在内部时序脉冲作用下.可以自主完成操作数的配置以及浮点数加/减法运算的功能,运算结果传输到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数类型与操作数在内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;设计完成后通过仿真测试可知,该控制器运行的最高频率可达178.317 M,从输入端口到输出端口的延时数据为:最小延时是3.185 ns,最大延时是15.336 ns,耗用的IO输入输出端口占总资源的27.92%,数据表明该控制器提高了运算器的运算速度,且能够自主完成浮点数加/减运算。
关键词
FPGA
浮点加减法运算
控制器
多
操作数
Keywords
FPGA
floating-point add and subtract operation
controller
multioperand
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
PLC梯形图转化为多操作数逻辑指令的设计与实现
被引量：
2
3
作者
邱盛成
蔡启仲
李克俭
潘绍明
机构
广西科技大学电气与信息工程学院
出处
《计算机测量与控制》
2016年第6期202-205,217,共5页
基金
广西科学基金项目(桂科自2014GXNSFA118392)
广西教育厅科研项目(2013LX092)
文摘
针对每一个操作数有一个操作码的PLC逻辑指令,设计了一个操作码可带多个操作数,操作数附加"辅助符号位"的新型PLC逻辑指令,避免在执行逻辑指令过程中有多少个操作数需要译码多少次的状况;研究这种新指令语句的数据结构和梯形图的数据结构,应用这两种数据结构研究梯形图转化成新指令表的转化算法;对梯形图采用按梯级顺序递归扫描方法构造二叉树结构,然后对二叉树进行后序遍历得到一个中间结果指令表,对中间结果指令表经过逻辑关系的分析与同类型逻辑关系操作数的合并处理得到最终的指令表;通过对串并联结构梯形图的转换测试,其新指令语句的转化结果正确。
关键词
梯形图
逻辑指令
二叉树
多
操作数
Keywords
Ladder
logic instruction
binary tree
multiple operands
分类号
TP311 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
多操作数并行加法的研究
4
作者
师军
唐本荣
机构
陕西师范大学计算机科学系
出处
《陕西师范大学学报（自然科学版）》
CAS
CSCD
1996年第4期27-30,共4页
文摘
研究了二进制多操作数并行加法问题．基于多操作数并行位加和按权重新排列的原理，提出了一种二进制多操作数加法的快速计算算法．该算法一次可同时将ｍ个操作数转换为ｒ＋１（ｒ＝［ｌｏｇ２ｍ］）个操作数。
关键词
并行算法
多
操作数
二进制运算
并行位加
加法器
Keywords
parallel algorithm
multiple operands
binary operation
parallel bit addition
分类号
TP332.21 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
中间表示设计中基于链表的多寄存器操作数处理
5
作者
刘章林
石学林
冯晓兵
张兆庆
机构
中国科学院计算技术研究所体系结构室
出处
《计算机工程》
EI
CAS
CSCD
北大核心
2006年第1期25-27,共3页
基金
国家"863"计划基金资助项目(2002AA1Z2104)
文摘
以简单但具有代表性的配对寄存器为例,分析了编译器中间表示设计中使用配对信息所需包含的要点。结合编译器中数据流分析,指令调度和寄存器分配的需求,进一步提出了一种基于链表结构的中间表示及构造算法。所提出的表示方法同时考虑到编译器的可移植性,以便于在不同编译器中实现。
关键词
中间表示
多
寄存器
操作数
配对寄存器
链表
Keywords
Intermediate representation
Multi-register operands
Pair registers
Chain
分类号
TP391 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA自主控制浮点加减乘除控制器设计
张玲玲
李克俭
蔡启仲
《计算机测量与控制》
北大核心
2014
5
下载PDF
职称材料
2
基于FPGA自主控制浮点加减控制器设计
张玲玲
李克俭
蔡启仲
《计算机测量与控制》
北大核心
2014
2
下载PDF
职称材料
3
PLC梯形图转化为多操作数逻辑指令的设计与实现
邱盛成
蔡启仲
李克俭
潘绍明
《计算机测量与控制》
2016
2
下载PDF
职称材料
4
多操作数并行加法的研究
师军
唐本荣
《陕西师范大学学报（自然科学版）》
CAS
CSCD
1996
0
下载PDF
职称材料
5
中间表示设计中基于链表的多寄存器操作数处理
刘章林
石学林
冯晓兵
张兆庆
《计算机工程》
EI
CAS
CSCD
北大核心
2006
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
