期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到9篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
PVHArray:一种流水可伸缩的层次化可重构密码逻辑阵列结构 被引量：2
1
作者 杜怡然 李伟 戴紫彬 《电子学报》 EI CAS CSCD 北大核心 2020年第4期781-789,共9页
针对密码算法的高效能实现问题,该文提出了一种基于数据流的粗粒度可重构密码逻辑阵列结构PVHArray.通过研究密码算法运算及控制结构特征,基于可重构阵列结构设计方法,提出了以流水可伸缩的粗粒度可重构运算单元、层次化互连网络和面向... 针对密码算法的高效能实现问题,该文提出了一种基于数据流的粗粒度可重构密码逻辑阵列结构PVHArray.通过研究密码算法运算及控制结构特征,基于可重构阵列结构设计方法,提出了以流水可伸缩的粗粒度可重构运算单元、层次化互连网络和面向周期级的分布式控制网络为主体的粗粒度可重构密码逻辑阵列结构及其参数化模型.为了提升可重构密码逻辑阵列的算法实现效能,该文结合密码算法映射结果,确定模型参数,构建了规模为4×4的高效能PVHArray结构.基于55nm CMOS工艺进行流片验证,芯片面积为12.25mm2,同时,针对该阵列芯片进行密码算法映射.实验结果表明,该文提出高效能PVHArray结构能够有效支持分组、序列以及杂凑密码算法的映射,在密文分组链接(CBC)模式下,相较于可重构密码逻辑阵列REMUS_LPP结构,其单位面积性能提升了约12.9%,单位功耗性能提升了约13.9%. 展开更多
关键词 流水可伸缩 层次化 周期级 高效能 阵列
下载PDF
SoftSOE算法的应用分析
2
作者 崔超超 朱静 肖胜 《华电技术》 CAS 2012年第5期13-15,77,共3页
在日常生产中,越来越多小故障、小事故的发生已到了周期级,主流的分散控制系统对周期级的信号记录还缺乏手段,艾默生公司的OVATION系统提供了解决周期级事故记录的专门算法———SoftSOE。某电厂的应用实例表明:应用SoftSOE技术之后,事... 在日常生产中,越来越多小故障、小事故的发生已到了周期级,主流的分散控制系统对周期级的信号记录还缺乏手段,艾默生公司的OVATION系统提供了解决周期级事故记录的专门算法———SoftSOE。某电厂的应用实例表明:应用SoftSOE技术之后,事故分析手段大大增强,极大地提高了机组的安全性能。 展开更多
关键词 事件顺序记录 周期级 SoftSOE算法
下载PDF
DSP指令集仿真器的设计与实现 被引量：7
3
作者 陶峰峰 付宇卓 《计算机仿真》 CSCD 2005年第9期225-228,共4页
指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具。在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用。该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿... 指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具。在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用。该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS。为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真。同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率。为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台。 展开更多
关键词 指令集仿真器 仿真策略 指令级仿真 时钟周期级仿真
下载PDF
周期级精确的微体系结构模拟器开发环境
4
作者 王沁 王磊 罗新强 《系统仿真学报》 CAS CSCD 北大核心 2012年第11期2264-2270,共7页
为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相... 为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。 展开更多
关键词 微体系结构模拟器 周期级精确 可重构 微处理器计算模型
下载PDF
VLIW架构处理器软件模拟器设计
5
作者 黄光红 王昊 《电脑知识与技术》 2014年第6X期4286-4289,共4页
分析VLIW架构处理器特点,设计周期级精确的指令集模拟器。模拟器被按照功能划分为若干具有规范接口的模块。通过修改、替换模块可快速构建新模型,具有较好的可扩展性。采用高效的二进制指令译码算法和JIT-CCS技术提高性能。实践表明,本... 分析VLIW架构处理器特点,设计周期级精确的指令集模拟器。模拟器被按照功能划分为若干具有规范接口的模块。通过修改、替换模块可快速构建新模型,具有较好的可扩展性。采用高效的二进制指令译码算法和JIT-CCS技术提高性能。实践表明,本模拟器在处理器设计过程中起到重要作用。 展开更多
关键词 超长指令字 处理器设计 指令集模拟器 周期级精确
下载PDF
时间表的一种实现方法
6
作者 陶剑锋 《河海大学常州分校学报》 2004年第1期62-64,共3页
首先介绍了呼叫处理程序的组成以及状态转移与呼叫处理程序的关系,并对12线PABX系统时间表的结构进行了分析。
关键词 时间表 呼叫处理程序 周期级程序 调度管理 程控交换机
下载PDF
基于SystemC的SoC行为级软硬件协同设计 被引量：9
7
作者 张奇 曹阳 +1 位作者 李栋娜 马秦生 《计算机工程》 EI CAS CSCD 北大核心 2005年第19期217-219,共3页
针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题,提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法,采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建,并可配置其它... 针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题,提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法,采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建,并可配置其它硬件模块。实验结果表明:模型完全仿真实际硬件电路,所有的接口信号在系统时钟的任一时刻被监测和分析,很大程度地提高了仿真速度,并且可以在前期作系统的软硬件协同仿真和验证,有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。 展开更多
关键词 SYSTEMC 总线周期精确行为级 片上系统 精简指令集处理器
下载PDF
北桥设计中的总线周期精确事务级建模
8
作者 唐世悦 洪一 武杰 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2007年第12期1588-1591,1595,共5页
总线周期精确事务级建模能解决系统设计中的仿真精度和速度之间的矛盾。以北桥中的总线设计为背景,采用SystemC中接口方法调用的原理,实现了对Wishbone总线的周期精确事物级建模,并给出了具体的实现方法和测试方法,具有一定的通用性。
关键词 事务级建模 周期精确级 接口方法调用
下载PDF
基于ESL的AVS帧内预测算法周期精确级建模
9
作者 刘昊 郭炜 +1 位作者 祝永新 谢憬 《信息技术》 2008年第1期59-62,共4页
以AVS解码器中帧内预测算法为研究对象,利用ARM的ESL平台SoC Designer建立了周期精确级的帧内预测模型。该模型采用了可重构设计的方法。并对模型的加速性能进行了分析,实验结果表明该模型大大加快了解码的仿真速度。最后利用EDA软件给... 以AVS解码器中帧内预测算法为研究对象,利用ARM的ESL平台SoC Designer建立了周期精确级的帧内预测模型。该模型采用了可重构设计的方法。并对模型的加速性能进行了分析,实验结果表明该模型大大加快了解码的仿真速度。最后利用EDA软件给出了模型VLSI设计后的综合结果。 展开更多
关键词 电子系统级设计 AVS 帧内预测 周期精确级建模
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部