期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到125篇文章
< 1 2 … 7 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
从扬琴特点看它的演奏技巧的发展 被引量：13
1
作者 项祖华 《中国音乐》 1984年第4期38-42,共5页
扬琴于明代已在我国流传,经过将近四百年的发展演变,逐渐形成了中国扬琴独特的演奏技巧和浓郁的民族风格,成为人们所喜闻乐见的民族乐器。现今中国扬琴演奏技巧,可综合为十大技法系统即:单竹类、齐竹类、轮竹类、颤竹类、滑抹类、揉弦... 扬琴于明代已在我国流传,经过将近四百年的发展演变,逐渐形成了中国扬琴独特的演奏技巧和浓郁的民族风格,成为人们所喜闻乐见的民族乐器。现今中国扬琴演奏技巧,可综合为十大技法系统即:单竹类、齐竹类、轮竹类、颤竹类、滑抹类、揉弦类、拨弦类、抓弦类、点弦类及装饰音类。它是扬琴传统、常规及创新技巧的全面汇总和系统分类;是现代扬琴演奏艺术的总体概括。 展开更多
关键词 演奏技巧 扬琴演奏 中国扬琴 民族风格 民族乐器 装饰音 系统分类 揉弦 拨弦 可综合
原文传递
FPGA的VHDL设计策略 被引量：4
2
作者 罗旻 沈绪榜 高德远 《小型微型计算机系统》 CSCD 北大核心 2003年第7期1194-1196,共3页
大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高
关键词 FPGA(现场可编程逻辑门阵列) VHDL(硬件描述语言) 可综合
下载PDF
用Verilog HDL进行可综合RTL设计概述 被引量：1
3
作者 牛英山 孙佳佳 《微处理机》 2009年第3期12-13,17,共3页
VerilogHDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域。在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格。
关键词 硬件描述语言 可综合 代码风格
下载PDF
再论自然美 被引量：2
4
作者 黎启全 《学术论坛》 1987年第2期53-57,共5页
自然美是美的本质理论范畴的一个网结点。解这个结是整个美学理论研究工作中难度最大的工程之一。不解开它,就难以打开美的本质的奥秘大门。怎样解?方法极为重要。一般说来,逻辑与历史、理论与实践统一是最佳法宝。对它既可综合使之,又... 自然美是美的本质理论范畴的一个网结点。解这个结是整个美学理论研究工作中难度最大的工程之一。不解开它,就难以打开美的本质的奥秘大门。怎样解?方法极为重要。一般说来,逻辑与历史、理论与实践统一是最佳法宝。对它既可综合使之,又可分而用之。为此,我们曾用逻辑的方法,写了一篇题为《略论自然美》的小文。 展开更多
关键词 自然美 生命活力 美丑 再论 理论范畴 崇高美 可综合 逻辑 社会美 艺术美
下载PDF
基于Verilog HDL的高速可综合FSM设计 被引量：1
5
作者 王鹏 郭忠文 《计算机工程与设计》 CSCD 北大核心 2006年第11期2017-2019,2104,共4页
有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合... 有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机。最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格。 展开更多
关键词 有限状态机 VERILOG HDL 可综合 编码风格
下载PDF
一款可综合全数字锁相环设计与分析
6
作者 赵信 俞思辰 +2 位作者 闵昊 王飙 黄永勤 《计算机工程与科学》 CSCD 北大核心 2015年第11期2030-2034,共5页
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改... 全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。 展开更多
关键词 全数字锁相环 低抖动 可综合
下载PDF
区域科技进步综合评价体系研究 被引量：11
7
作者 张力 《科技进步与对策》 CSSCI 北大核心 1999年第6期94-96,共3页
结合我国国情，确定量化评价各地区科学技术进步的指标体系，并建立相应的理论模型、科学评价方法。
关键词 科技进步 经济增长 指标 可综合化 综合评价体系
下载PDF
VHDL语言高级综合子集的确立及其实现方法 被引量：9
8
作者 张东晓 刘明业 《计算机学报》 EI CSCD 北大核心 1997年第3期198-205,共8页
越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各... 越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法． 展开更多
关键词 VHDL语言 高级综合 综合子集 可综合性
下载PDF
基于有向图深度优先遍历的组合反馈环路检测算法 被引量：7
9
作者 倪韬雍 金乃咏 《计算机应用与软件》 CSCD 北大核心 2008年第6期76-77,80,共3页
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法... 分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法对过程赋值语句进行范式化,从而判别哪些过程赋值是会生成组合逻辑电路。3)用有向图深度优先遍历方法发现组合反馈回路,以检测数字逻辑设计中组合回路的陷阱。并分析了算法复杂性。 展开更多
关键词 组合逻辑反馈 仿真 可综合设计 有向图 深度优先遍历
下载PDF
Verilog HDL语言RTL级描述的可综合性 被引量：1
10
作者 魏凤歧 须毓孝 《内蒙古大学学报（自然科学版）》 CAS CSCD 2000年第5期536-540,共5页
所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨... 所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description L anguage)本身的特点 ,许多面向仿真的语句虽符合语法规则却是不能综合的 ,这在设计中必须加以避免 .同时讨论了如何写出 Verilog HDL可综合风格的 RTL( Register Transfer Level) 展开更多
关键词 VERILOGHDL语言 RTL级语言描述 可综合性
下载PDF
基于FPGA的∑-ΔD/A转换器的设计与实现 被引量：4
11
作者 赵东方 唐红雨 朱伟兴 《微计算机信息》 北大核心 2005年第06Z期99-100,128,共3页
数模转换器可以将一个二进制数字量转换成与该数字量成正比的电压值,可应用于可编程电压源、波形发生器等。本文采用数字化技术,用FPGA实现了一个简单的一阶8位∑-Δ型DAC,只占用几个CLB。FPGA的速度和柔性的输出结构非常适合该DAC的实现。
关键词 ∑-△D/A FPGA VeriiogHDL 可综合性
下载PDF
VHDL语言的可综合性 被引量：2
12
作者 祝常青 张伟功 于伦正 《微电子学与计算机》 CSCD 北大核心 1998年第4期25-29,共5页
采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。
关键词 VHDL语言 可综合性 仿真
下载PDF
高级综合前的检查和转化
13
作者 孟晗 刁岚松 杨凯 《计算机工程与应用》 CSCD 北大核心 2003年第9期29-31,共3页
Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前... Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。 展开更多
关键词 高级综合 VHDL 可综合子集 可综合风格
下载PDF
生活质量测定方法 被引量：2
14
作者 王成岐 《统计研究》 CSSCI 北大核心 1989年第2期41-45,共5页
生活质量研究在西方兴起于60年代,它源于人们对社会生活的重新认识。传统的以经济增长为目标的发展战略虽然在相当程度上提高了人民的物质生活水平,但过分单纯地追求经济增长,导致自然资源的惊人浪费和生态环境的严重污染。经济的繁荣... 生活质量研究在西方兴起于60年代,它源于人们对社会生活的重新认识。传统的以经济增长为目标的发展战略虽然在相当程度上提高了人民的物质生活水平,但过分单纯地追求经济增长,导致自然资源的惊人浪费和生态环境的严重污染。经济的繁荣也没给所有社会成员带来相应的富裕,收入分配不公平和机会不均等导致贫富之间悬殊日益增大,人们的相对贫穷或者说主观上的贫穷意识在经济高速增长的社会背景衬托下也显得更加强烈,贫穷问题引起了社会各界越来越多的关注和忧虑。严峻的社会现实使人们认识到,经济增长并不等于生活质量的提高。 展开更多
关键词 主观生活质量 主观指标 满意程度 测定方法 子指 社会指标 可综合性 客观指标 无量纲化数据 生活质量指标体系
下载PDF
微处理器设计中的时序验证及优化 被引量：2
15
作者 朱宇耀 苏凯雄 陈建 《现代电子技术》 2012年第8期147-149,153,共4页
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可... 为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期。 展开更多
关键词 微处理器 关键路径 可综合代码设计 静态时序分析
下载PDF
可综合FPGA SEU容错方法研究 被引量：1
16
作者 沈凡 王东 +4 位作者 蒲恩强 方倪 徐德利 王辉 龚祺 《电子设计工程》 2022年第14期175-179,共5页
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilo... FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中。为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态。该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值。 展开更多
关键词 三模冗余 单粒子翻转 可综合现场可编程门阵列 电路纠错
下载PDF
基于VHDL的可综合设计的研究
17
作者 黄良俊 王汝传 王华 《南京邮电学院学报（自然科学版）》 2003年第2期64-67,共4页
对采用VHDL进行可综合设计进行了研究和分析,并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案,通过设计实例进一步分析了设计的综合和实现效果。
关键词 VHDL 可综合设计 超高速集成电路硬件描述语言 可编程逻辑器件 电子设计自动化
下载PDF
浅析编写可综合代码应注意的几个问题
18
作者 王涛 《微计算机应用》 2003年第2期112-115,共4页
本文提出了几个在编写可综合代码时应注意的问题,并给出了参考意见。例如敏感表、赋初值的方法及资源共享等问题。
关键词 可综合代码 敏感表 寄存器传输级 门级
下载PDF
高清电视芯片的综合优化设计
19
作者 李萌 刘彤芳 《今日电子》 2005年第7期84-86,88,共4页
利用自动化综合工具DesignCompiler,采用Top-down的方法,对设计进行了综合,实现了HDTV芯片的设计优化。设计重点考虑了时钟安排、代码的可综合性和综合的划分。方案中利用综合工具实现对HDTV芯片的优化,延迟优化到0.11的结果达到了设计... 利用自动化综合工具DesignCompiler,采用Top-down的方法,对设计进行了综合,实现了HDTV芯片的设计优化。设计重点考虑了时钟安排、代码的可综合性和综合的划分。方案中利用综合工具实现对HDTV芯片的优化,延迟优化到0.11的结果达到了设计的要求。 展开更多
关键词 综合优化设计 电视芯片 Design HDTV DOWN 设计优化 可综合性 自动化 TOP 工具
下载PDF
VHDL中Loop动态条件的可综合转化
20
作者 朱国魂 周娅 《单片机与嵌入式系统应用》 2003年第9期25-26,共2页
论述VHDL中Loop语句动态表达式的可综合性问题,提出三种解决方法:直接代入法、边界扩充法和计数器法,并对比这三类方法的适用性。
关键词 VHDL语言 硬件描述语言 Loop动态条件 可综合转化
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 7 下一页 到第 页
使用帮助 返回顶部