期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
一种容忍单粒子双节点翻转的锁存器设计 被引量:3
1
作者 黄正峰 张阳阳 +3 位作者 李雪健 付俊超 徐秀敏 方祥圣 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第4期493-499,共7页
文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.... 文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.20%,面积平均减少15.76%;而且该锁存器的延迟对工艺、供电电压及温度的波动不敏感。 展开更多
关键词 软错误 单粒子翻转 单节翻转 双节翻转 加固锁存器 双模冗余
下载PDF
A novel double-node-upset-resilient radiation-hardened latch 被引量:1
2
作者 Wang Qijun Yan Aibin 《Journal of Southeast University(English Edition)》 EI CAS 2018年第2期182-186,共5页
To effectively tolerate a double-node upset,a novel double-node-upset-resilient radiation-hardened latch is proposed in 22 nm complementary-metal-oxide-semiconductor technology.Using three interlocked single-node-upse... To effectively tolerate a double-node upset,a novel double-node-upset-resilient radiation-hardened latch is proposed in 22 nm complementary-metal-oxide-semiconductor technology.Using three interlocked single-node-upset-resilient cells,which are identically mainly constructed from three mutually feeding back 2-input C-elements,the latch achieves double-node-upset-resilience.Using smaller transistor sizes,clock-gating technology,and high-speed transmission-path,the cost of the latch is effectively reduced.Simulation results demonstrate the double-node-upset-resilience of the latch and also show that compared with the up-to-date double-node-upset-resilient latches,the proposed latch reduces the transmission delay by 72.54%,the power dissipation by 33.97%,and the delay-power-area product by 78.57%,while the average cost of the silicon area is only increased by 16.45%. 展开更多
关键词 radiation hardening circuit reliability soft error double-node upset single-node upset
下载PDF
一种单粒子效应加固输入接口电路的设计 被引量:1
3
作者 关晓明 方健 +1 位作者 赖荣兴 罗云钟 《太赫兹科学与电子信息学报》 2021年第2期338-341,346,共5页
提出一种新颖的单粒子效应加固输入接口电路,采用组合逻辑延迟后运算处理的方案。该电路基于华润上华600 V BCD 0.8μm工艺进行电路设计和流片,并在中科院国家空间科学中心完成单粒子辐照测试。仿真测试结果表明,提出的输入接口电路可... 提出一种新颖的单粒子效应加固输入接口电路,采用组合逻辑延迟后运算处理的方案。该电路基于华润上华600 V BCD 0.8μm工艺进行电路设计和流片,并在中科院国家空间科学中心完成单粒子辐照测试。仿真测试结果表明,提出的输入接口电路可以有效免疫线性能量传递值(LET)在80 MeV·cm2/mg以下单粒子翻转(SEU)事件,特别是对多个节点同时发生单粒子翻转事件的情况,提出的电路抗单粒子翻转可靠性较高。 展开更多
关键词 单粒子效应 单粒子翻转 双节翻转 组合逻辑运算
下载PDF
一种低功耗低延迟的容忍DNU锁存器设计 被引量:1
4
作者 国欣祯 杨潇 郭阳 《微电子学》 CAS 北大核心 2021年第2期203-210,共8页
随着集成电路器件特征尺寸的进一步减小,锁存器内部节点之间的距离越来越短。由于内部节点间的电荷共享效应,器件在空间辐射环境中频繁发生单粒子翻转(SEU),受影响节点由单节点扩展到双节点。文章提出了一种新型的锁存器加固结构,利用C... 随着集成电路器件特征尺寸的进一步减小,锁存器内部节点之间的距离越来越短。由于内部节点间的电荷共享效应,器件在空间辐射环境中频繁发生单粒子翻转(SEU),受影响节点由单节点扩展到双节点。文章提出了一种新型的锁存器加固结构,利用C单元固有的保持属性,实现对单节点翻转(SNU)和双节点翻转(DNU)的完全容忍。HSPICE仿真结果表明,相比于其他同类型的加固设计,所提出的锁存器功耗平均下降了34.86%,延迟平均下降了59%,功耗延迟积平均下降了67.91%。PVT分析表明,该锁存器结构对电压、温度、制造工艺的变化不敏感。 展开更多
关键词 单粒子翻转 低功耗 低延迟 双节翻转
下载PDF
基于容忍单粒子效应的集成电路加固方法研究
5
作者 徐亚伟 《四川理工学院学报(自然科学版)》 CAS 2018年第4期29-35,共7页
针对现有容忍单粒子效应的锁存器结构无法同时容忍单粒子翻转(SEU)、单粒子瞬态(SET),以及未考虑电荷共享导致的双节点翻转(DNU)问题,提出一种高可靠性的同时容忍SEU、SET和DNU的锁存器加固结构SRDT-SET。基于空间和时间冗余原理,该锁... 针对现有容忍单粒子效应的锁存器结构无法同时容忍单粒子翻转(SEU)、单粒子瞬态(SET),以及未考虑电荷共享导致的双节点翻转(DNU)问题,提出一种高可靠性的同时容忍SEU、SET和DNU的锁存器加固结构SRDT-SET。基于空间和时间冗余原理,该锁存器结构采用了多个输入分离的施密特触发器来构建高可靠性数据存储反馈环,同时内嵌多个施密特触发器。HSPICE仿真结果表明,SRDT-SET锁存器结构能够从SEU中在线自恢复,容忍的SET脉冲宽度更宽,并且能够有效容忍DNU,功耗-延迟综合开销不大,有效增强了SET脉冲的过滤能力。 展开更多
关键词 单粒子效应 单粒子翻转 单粒子瞬态 双节翻转 锁存器加固 电路可靠性
下载PDF
1种能够抵抗双节点翻转的锁存器设计
6
作者 徐江涛 李新伟 +1 位作者 闫茜 高志远 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2015年第6期33-38,共6页
提出了1种可以抵抗双节点翻转的锁存器.该锁存器的反馈回路由保护门、延迟单元以及3选2多数表决器构成.保护门的输出送入表决器进行表决,表决之后的值经过延迟单元之后再反馈给保护门.分析和仿真表明,当单粒子翻转的维持时间小于500 ps... 提出了1种可以抵抗双节点翻转的锁存器.该锁存器的反馈回路由保护门、延迟单元以及3选2多数表决器构成.保护门的输出送入表决器进行表决,表决之后的值经过延迟单元之后再反馈给保护门.分析和仿真表明,当单粒子翻转的维持时间小于500 ps时,这种结构不仅可以抵抗双节点翻转,还能抵抗部分3节点翻转以及输入端口的单粒子瞬态.在0.18μm CMOS工艺下,锁存器的面积为186.12μm2,在时钟转换时间和数据转换时间都为0.008~1.5 ns时,锁存器的建立时间为1.165 63~1.328 71 ns.此外,用这种锁存器实现了1套标准单元库,并在此基础上设计了1种序列检测器电路,其面积和动态功耗分别是用3模冗余方法的83.06%和41.99%,是用5模冗余方法的53.99%和25.19%. 展开更多
关键词 锁存器 双节翻转 建立时间 面积 动态功耗
原文传递
一种高性能低功耗的双节点翻转加固锁存器 被引量:4
7
作者 黄正峰 姚慧杰 +1 位作者 李先东 王敏 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第12期1649-1654,共6页
随着半导体工艺尺寸的发展,时钟频率越来越高,临界电荷变得越来越小,电路节点之间的电荷共享效应变得愈加严重,因此导致多节点翻转(multiple node upsets,MNU)的几率变大。为了解决MNU的问题,文章提出了一种高性能低功耗的双节点翻转加... 随着半导体工艺尺寸的发展,时钟频率越来越高,临界电荷变得越来越小,电路节点之间的电荷共享效应变得愈加严重,因此导致多节点翻转(multiple node upsets,MNU)的几率变大。为了解决MNU的问题,文章提出了一种高性能低功耗的双节点翻转加固锁存器(HLDRL),当受到单粒子效应影响时,具有单节点翻转(single node upset,SNU)和双节点翻转(double node upsets,DNU)的自恢复能力。该锁存器由18个异构输入反相器组成,仿真实验结果显示该锁存器具有优良的容错性能,可以实现DNU的完全自恢复,而且对高阻态不敏感。与其他容忍DNU的锁存器相比,该锁存器具有较小的开销,延迟和功耗延迟积分别减小了46.83%和45.85%。 展开更多
关键词 软错误 单节翻转(SNU) 双节翻转(DNU) 高阻态 异构输入反相器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部