-
题名基于FPGA的HEVC去方块滤波硬件设计
被引量：1
- 1
-
-
作者
陈焯淼
陈志峰
陈建
汪家华
-
机构
福州大学物理与信息工程学院
-
出处
《电视技术》
2023年第1期48-51,69,共5页
-
基金
国家自然科学基金(62001117)。
-
文摘
去方块滤波(Deblocking Filtering,DBF)是高效视频编码(High Efficiency Video Coding,HEVC)的重要组成部分,能够有效地改善编码图像的主观质量,是提升视频整体编码性能的重要手段之一。但是去方块滤波技术复杂度较高。为解决该问题,设计一种HEVC去方块滤波器的硬件架构,在节省资源消耗的同时,减少处理周期并改善滤波效率。以8×4块为基本滤波单元,从输入像素到输出像素,采用四级流水线的形式进行处理,每处理一个基本滤波单元共花费5个周期。实验结果表明,所设计的去方块滤波器仅需5 212个查找表和1 291个寄存器的逻辑资源消耗,最高可达到215 MHz的工作频率,满足1 080p@60fps的高清视频实时编码。
-
关键词
去方块滤波(dbf)
高效视频编码(HEVC)
环路滤波
-
Keywords
Deblocking Filtering(dbf)
High Efficiency Video Coding(HEVC)
loop filter
-
分类号
TP311.5
[自动化与计算机技术—计算机软件与理论]
-
