期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
应用于14bit低功耗流水线ADC的sub-ADC电路设计
1
作者
陈忠学
何全
章国豪
《微电子学与计算机》
CSCD
北大核心
2017年第1期132-135,140,共5页
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率....
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率.为降低流水线ADC的每一级功耗,提出一种新结构的sub-ADC电路,实现前置放大器在相邻的比较器中共享,增加复位开关电路降低"回踢"噪声和消除两锁存器之间的相互干扰.仿真结果表明:在3V电源电压、100 MHz的采样频率下,输入输出正确翻转,传输延时为1.73ns,功耗为157.3μA,可满足高精度低功耗流水线ADC的性能要求.
展开更多
关键词
流水线ADC
低功耗
sub-ADC
动态锁存比较器
前置放大器
共享
下载PDF
职称材料
题名
应用于14bit低功耗流水线ADC的sub-ADC电路设计
1
作者
陈忠学
何全
章国豪
机构
广东工业大学信息工程学院
出处
《微电子学与计算机》
CSCD
北大核心
2017年第1期132-135,140,共5页
基金
国家自然科学基金面上项目(61574049)
广东省应用型科技研发专项(2015B010127015)
广东省引进领军人才项目(400130002)
文摘
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率.为降低流水线ADC的每一级功耗,提出一种新结构的sub-ADC电路,实现前置放大器在相邻的比较器中共享,增加复位开关电路降低"回踢"噪声和消除两锁存器之间的相互干扰.仿真结果表明:在3V电源电压、100 MHz的采样频率下,输入输出正确翻转,传输延时为1.73ns,功耗为157.3μA,可满足高精度低功耗流水线ADC的性能要求.
关键词
流水线ADC
低功耗
sub-ADC
动态锁存比较器
前置放大器
共享
Keywords
pipeline ADC
low-power
sub-ADC
dynamic latch comparator
low-power
Preamp shared EEACC
2570
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
应用于14bit低功耗流水线ADC的sub-ADC电路设计
陈忠学
何全
章国豪
《微电子学与计算机》
CSCD
北大核心
2017
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
