期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
一种13.22 fJ 12位200 MS/s电流舵DAC 被引量:3
1
作者 张帅 张润曦 石春琦 《微电子学》 CAS 北大核心 2020年第4期465-469,共5页
采用55 nm CMOS工艺,设计了一个12位电流舵DAC。根据Matlab建模结果,确定电流舵DAC采用"6+3+3"的分段结构,这种分段结构使得版图面积和微分非线性(DNL)均较小;共源共栅电流源有效提高了电流源的输出阻抗;开关结构中的MOS电容... 采用55 nm CMOS工艺,设计了一个12位电流舵DAC。根据Matlab建模结果,确定电流舵DAC采用"6+3+3"的分段结构,这种分段结构使得版图面积和微分非线性(DNL)均较小;共源共栅电流源有效提高了电流源的输出阻抗;开关结构中的MOS电容减小了信号馈通效应的影响;与电流源栅端相连的电容稳定了电流源的偏置电压。基于以上特点,在未采用静态和动态校准技术的情况下,电流舵DAC能得到较好的性能指标。后仿真结果表明,采样率为200 MS/s、输入信号频率为1.07 MHz时,在25℃、TT工艺角下,该DAC的无杂散动态范围(SFDR)为78.62 dB,DNL为0.5 LSB,积分非线性(INL)为0.8 LSB。该电流舵DAC的电源电压为1.2 V,功耗为18.43 mW,FOM为13.22 fJ。 展开更多
关键词 电流舵DAC 电流 无杂散动态范围 FOM
下载PDF
12位200MHz电流舵DAC的设计 被引量:1
2
作者 魏淑华 王铁山 +2 位作者 戴澜 曹金英 鲁岩 《电子技术与软件工程》 2015年第11期152-154,共3页
本文基于SMIC 0.18μm工艺,设计了一个电源电压为3.3V,满偏电流为20m A,二进制码和温度计码分段译码方式的12位200MHz电流舵型数模转换器(DAC)。在此电路中设计了高频下具有高输出阻抗的PMOS共源共栅电流源,从而保证了电路具有良好的SFD... 本文基于SMIC 0.18μm工艺,设计了一个电源电压为3.3V,满偏电流为20m A,二进制码和温度计码分段译码方式的12位200MHz电流舵型数模转换器(DAC)。在此电路中设计了高频下具有高输出阻抗的PMOS共源共栅电流源,从而保证了电路具有良好的SFDR。高位电流源版图采用了Q2 Random Walk布局方式来尽量减少因版图布局引起的误差。在信号频率0.999876 MHz,采样频率200 MHz情况下SFDR仿真结果超过77d B。 展开更多
关键词 分段式电流 数模转换器 电流 SFDR
下载PDF
无电阻CMOS带隙基准电压源的设计
3
作者 窦建华 杨秀丽 《宇航计测技术》 CSCD 2007年第2期22-24,57,共4页
设计了一种高准确度无电阻的带隙基准电压源。该电路采用差分结构的电压传输单元来代替电阻,并且没有使用运算放大器,从而避免了运算放大器所带来的高失调和必须补偿的缺陷。电流源采用共源共栅结构,提高了电源抑制比。增加了启动电路,... 设计了一种高准确度无电阻的带隙基准电压源。该电路采用差分结构的电压传输单元来代替电阻,并且没有使用运算放大器,从而避免了运算放大器所带来的高失调和必须补偿的缺陷。电流源采用共源共栅结构,提高了电源抑制比。增加了启动电路,保证电路可以正常工作。在0.6μm CMOS工艺条件下,电路的各项性能指标采用Sm artSp ice进行模拟验证,结果表明有效温度系数可以达到6×10-6/℃,电源电压从3.8 V变化到5.5 V时,输出的基准电压波动不到3 mV。 展开更多
关键词 带隙基准 电压 启动电路 温度系数 电流
下载PDF
一种改进的共源共栅电流源的设计
4
作者 徐进 《中国西部科技》 2010年第26期1-2,17,共3页
以基本的镜像电流源电路结构为基础,通过改进提出了一种改进的共源电流源,并应用到1.8GHz的VCO中,对VCO的振荡频率与电流源的关系作了研究,并以TSMC0.25μm工艺库在Hspice中进行了仿真,确定了MOS管的尺寸和电流源的静态指标,仿真结果表... 以基本的镜像电流源电路结构为基础,通过改进提出了一种改进的共源电流源,并应用到1.8GHz的VCO中,对VCO的振荡频率与电流源的关系作了研究,并以TSMC0.25μm工艺库在Hspice中进行了仿真,确定了MOS管的尺寸和电流源的静态指标,仿真结果表明基本达到VCO的要求。 展开更多
关键词 VCO MOS 电流 HSPICE
下载PDF
一种自偏置低压共源共栅带隙基准电路设计 被引量:7
5
作者 白浪 刘文平 《微电子学与计算机》 CSCD 北大核心 2007年第8期52-55,共4页
随着CMOS工艺的发展,器件尺寸逐渐缩小,短沟道效应的影响日益突出。共源共栅电流源可以很好地抑制小尺寸效应,但其消耗的电压余度较大,偏置电路设计繁琐。因此介绍了一种采用自偏置低压共源共栅电流源的带隙基准电路结构,用两个电阻代... 随着CMOS工艺的发展,器件尺寸逐渐缩小,短沟道效应的影响日益突出。共源共栅电流源可以很好地抑制小尺寸效应,但其消耗的电压余度较大,偏置电路设计繁琐。因此介绍了一种采用自偏置低压共源共栅电流源的带隙基准电路结构,用两个电阻代替了偏置电路。仿真结果显示,该带隙基准电路的最低电源电压约为2.98V,相对于普通的共源共栅结构,降低了2个MOSFET阈值电压;工作在最低电源电压下,功耗约为270μW,相对于带偏置电路的结构,降低约75μW。仿真结果证明,该电路能够简化共源共栅电路的设计和调试,并减少低压共源共栅电路的功耗。 展开更多
关键词 带隙基准 低压电流 自偏置
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部