-
题名基于FPGA的FIR滤波器设计方案优化
被引量：3
- 1
-
-
作者
樊开阳
杜小峰
杨红兵
-
机构
南京农业大学工学院
-
出处
《实验室研究与探索》
CAS
北大核心
2014年第5期91-95,共5页
-
基金
南京农业大学工学院教改研究项目(051010)
-
文摘
在介绍有限冲激响应(FIR)数字滤波器的理论基础上,提出了一种基于FPGA的16阶FIR低通数字滤波器的实现方案。该滤波器设计采用运算效率高的分布式算法结构,较好地解决了传统乘法累加结构运算速度低的不足。为节省硬件资源,设计中采取了分割查找表和偏移二进制数字编码技术,将所占ROM的大小由2LN减小到L/2(2N/2。最后给出了ModelSim下的仿真结果并对误差进行了分析,验证了该设计的正确性。
-
关键词
有限冲击响应滤波器
现场可编程门阵列
查找表
分布式算法
偏移二进制编码
-
Keywords
FIR filter
FPGA
LUT （look up table）
DA （Distributed Arithmetic）
OBC （offset-binary coding）
-
分类号
TN713
[电子电信—电路与系统]
-
-
题名一种分布式运算实现DCT的新方法
被引量：3
- 2
-
-
作者
郑新建
沈绪榜
-
机构
西安微电子技术研究所
-
出处
《微电子学与计算机》
CSCD
北大核心
2005年第9期21-23,共3页
-
文摘
文章论述了用分布式运算实现DCT的几种设计方法,以及其各自的优缺点。将ROM分解技术应用于基于偏移二进制编码技术的分布式DCT实现,得出了一种分布式运算实现DCT变换的新方法。
-
关键词
分布式运算
离散余弦变换
偏移二进制编码
ROM分解
-
Keywords
Distributed arithmetic, DCT, OBC, ROM decompose
-
分类号
TP322
[自动化与计算机技术—计算机系统结构]
-
-
题名基于多项式滤波的高性能内插器的ASIC设计
- 3
-
-
作者
郑宇
李广军
阎波
-
机构
电子科技大学通信与信息工程学院
-
出处
《微电子学》
CAS
CSCD
北大核心
2009年第3期328-331,共4页
-
基金
国家自然科学基金资助项目(60676014)
-
文摘
提出了一种设计基于多项式滤波的高性能内插器的有效方法。偏移二进制编码的并串DA算法和折叠技术使滤波和多项式计算仅用一个乘法器完成;存储器资源比同等并行度的DA算法降低50%。在0.13μm工艺下,利用该方法实现了时钟频率为300MHz,最高插值倍数为256的内插滤波器。总结了该方法与传统多相分解实现相比在资源消耗、灵活性等方面的优势。
-
关键词
多项式滤波
内插滤波器
偏移二进制编码
DA算法
-
Keywords
Polynomial filtering
Interpolator filter
Orthogonal binary coding
DA algorithm
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名基于SoPC的二维IDCT分布式算法的IP核研究
- 4
-
-
作者
付扬
邓超
-
机构
北京工商大学计算机与信息工程学院
-
出处
《电子技术应用》
北大核心
2011年第4期126-129,137,共5页
-
基金
北京市教委面上项目资助(M200910011008)
-
文摘
研究基于SoPC的视频解码系统中二维IDCT硬件设计与实现。针对二维IDCT的运算量大、乘法运算多,导致占用FPGA资源多和系统速度慢等问题,其设计采用一维IDCT复用,研究分布式算法实现乘法累加,并使用偏移二进制编码来减小其查找表大小,其直接占用FPGA逻辑单元内的查找表LUT,没有寄存器或内置RAM。综合结果表明,芯片占用资源少、访问速度快,其最高可综合工作频率达到140.39 MHz。此外,基于Avalon总线接口实现二维IDCT IP核的SoPC Builder系统构建,在以Nios II处理器为核心SoPC视频解码系统中测试,结果表明,该IP核能提高视频解码速度20%以上,很大程度上增强了解码的实时性。
-
关键词
可编程片上系统
IP核
离散余弦逆变换
分布式算法
偏移二进制编码
-
Keywords
SoPC
IP core
IDCT
DA
OBC
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
