期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于Viterbi设计最大似然序列检测器
被引量:
1
1
作者
朱路
《科技广场》
2006年第5期19-20,共2页
有记忆信号的观测值是相互关联的,传统检测方法不能达到最佳效果。本文提出一种基于维特比算法的最大似然序列检测器,Viterbi算法将ML序列检测器执行的网格路径搜索的数量减到最小,采用全并行方案,用FPGA作为硬件载体,从而获得更快的速...
有记忆信号的观测值是相互关联的,传统检测方法不能达到最佳效果。本文提出一种基于维特比算法的最大似然序列检测器,Viterbi算法将ML序列检测器执行的网格路径搜索的数量减到最小,采用全并行方案,用FPGA作为硬件载体,从而获得更快的速度和更小的电路规模。
展开更多
关键词
维特比算法
似
然
序列
检测器
现场可编程门阵列
下载PDF
职称材料
题名
基于Viterbi设计最大似然序列检测器
被引量:
1
1
作者
朱路
机构
华东交通大学信息工程学院
出处
《科技广场》
2006年第5期19-20,共2页
文摘
有记忆信号的观测值是相互关联的,传统检测方法不能达到最佳效果。本文提出一种基于维特比算法的最大似然序列检测器,Viterbi算法将ML序列检测器执行的网格路径搜索的数量减到最小,采用全并行方案,用FPGA作为硬件载体,从而获得更快的速度和更小的电路规模。
关键词
维特比算法
似
然
序列
检测器
现场可编程门阵列
Keywords
Viterbi
ML Sequence Detector
EPGA
分类号
TN919.8 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于Viterbi设计最大似然序列检测器
朱路
《科技广场》
2006
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部