期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
改进的DSP中断系统设计
1
作者
颜理政
彭力
《计算机工程与设计》
CSCD
北大核心
2013年第11期3851-3855,共5页
为了提高数字信号处理器的实时处理能力,提出了一种改进的中断处理系统。在传统中断系统的基础上增加了协处理器来专门处理中断请求,减小中央处理器的负荷。引入可编程的中断请求节点配合灵活的中断向量表,提高了中断系统的灵活性。仿...
为了提高数字信号处理器的实时处理能力,提出了一种改进的中断处理系统。在传统中断系统的基础上增加了协处理器来专门处理中断请求,减小中央处理器的负荷。引入可编程的中断请求节点配合灵活的中断向量表,提高了中断系统的灵活性。仿真结果表明,设计实现了处理器处理中断事件的作用,可实现中断的灵活配置。
展开更多
关键词
数字信号
处理器
中断
处理器
中断
优先级
中断
向量表
中断
入口地址
下载PDF
职称材料
基于Verilog带cache和中断的五级流水通用处理器的设计与实现
2
作者
陈润泽
李思瑾
+1 位作者
毛惠生
宋江龙
《电子技术与软件工程》
2014年第5期117-117,共1页
本文基于Verilog语言,设计和实现了一种带cache和中断的五级流水通用处理器。并设计了16位指令集,最后经Modelsim模拟验证了设计的正确性。
关键词
VERILOG
五级流水
CACHE
中断
通用
处理器
MODEL
SIM
下载PDF
职称材料
题名
改进的DSP中断系统设计
1
作者
颜理政
彭力
机构
江南大学物联网工程学院
中国电子科技集团公司第五十八研究所
出处
《计算机工程与设计》
CSCD
北大核心
2013年第11期3851-3855,共5页
文摘
为了提高数字信号处理器的实时处理能力,提出了一种改进的中断处理系统。在传统中断系统的基础上增加了协处理器来专门处理中断请求,减小中央处理器的负荷。引入可编程的中断请求节点配合灵活的中断向量表,提高了中断系统的灵活性。仿真结果表明,设计实现了处理器处理中断事件的作用,可实现中断的灵活配置。
关键词
数字信号
处理器
中断
处理器
中断
优先级
中断
向量表
中断
入口地址
Keywords
DSP
interrupt processing unit
interrupt priority level
interrupt vector table
interrupt entry address
分类号
TP331 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于Verilog带cache和中断的五级流水通用处理器的设计与实现
2
作者
陈润泽
李思瑾
毛惠生
宋江龙
机构
国防科技大学计算机学院
出处
《电子技术与软件工程》
2014年第5期117-117,共1页
文摘
本文基于Verilog语言,设计和实现了一种带cache和中断的五级流水通用处理器。并设计了16位指令集,最后经Modelsim模拟验证了设计的正确性。
关键词
VERILOG
五级流水
CACHE
中断
通用
处理器
MODEL
SIM
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
改进的DSP中断系统设计
颜理政
彭力
《计算机工程与设计》
CSCD
北大核心
2013
0
下载PDF
职称材料
2
基于Verilog带cache和中断的五级流水通用处理器的设计与实现
陈润泽
李思瑾
毛惠生
宋江龙
《电子技术与软件工程》
2014
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
