期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
嵌入式微处理器中的低功耗Cache技术研究
被引量：
1
1
作者
胡瑞
马鹏
章建雄
《计算机工程》
CAS
CSCD
北大核心
2015年第7期75-81,共7页
高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高。针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略。在Cache中增加一个缓冲寄存器(Buffer),用以存...
高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高。针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略。在Cache中增加一个缓冲寄存器(Buffer),用以存储最近Cache命中后被访问的标签和数据子阵列信息。在开始进行标签访问之前,选中该Buffer,并将所访问的Cache标签和Buffer标签进行匹配,根据匹配结果选择采用路预测访问或分段访问方式。通过Mi Bench基准测试程序并使用Simple Scalar和Sim-Panalyzer进行实验,结果表明,与传统组相联Cache技术相比,该策略能降低25.15%的能量延迟积。
展开更多
关键词
低功耗
高速缓冲存储器
多路组相联
路预测
分阶段
预访问
下载PDF
职称材料
WPP-L2:多核处理器中共享Cache低功耗路预测算法
2
作者
方娟
郭媚
杜文娟
《计算机科学》
CSCD
北大核心
2013年第8期34-37,42,共5页
针对片上多核处理器下的二级共享Cache的能耗问题提出了基于Cache划分的路预测Cache结构WPP-L2,该结构首先对共享Cache进行公平性划分,然后采用路预测的方法降低了预测命中和失效时各自的能耗开销。实验表明,在基本保持多核处理器性能...
针对片上多核处理器下的二级共享Cache的能耗问题提出了基于Cache划分的路预测Cache结构WPP-L2,该结构首先对共享Cache进行公平性划分,然后采用路预测的方法降低了预测命中和失效时各自的能耗开销。实验表明,在基本保持多核处理器性能的同时,8核处理器系统下WPP-L2Cache比基于路预测的L2Cache的能耗延迟乘积EDP(Energy Delay Product)平均下降24.7%,比传统的L2Cache的EDP平均下降66.1%,极大地降低了L2Cache功耗。
展开更多
关键词
多核处理器
低功耗
路预测
下载PDF
职称材料
题名
嵌入式微处理器中的低功耗Cache技术研究
被引量：
1
1
作者
胡瑞
马鹏
章建雄
机构
中国电子集团公司第三十二研究所
出处
《计算机工程》
CAS
CSCD
北大核心
2015年第7期75-81,共7页
文摘
高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高。针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略。在Cache中增加一个缓冲寄存器(Buffer),用以存储最近Cache命中后被访问的标签和数据子阵列信息。在开始进行标签访问之前,选中该Buffer,并将所访问的Cache标签和Buffer标签进行匹配,根据匹配结果选择采用路预测访问或分段访问方式。通过Mi Bench基准测试程序并使用Simple Scalar和Sim-Panalyzer进行实验,结果表明,与传统组相联Cache技术相比,该策略能降低25.15%的能量延迟积。
关键词
低功耗
高速缓冲存储器
多路组相联
路预测
分阶段
预访问
Keywords
low power consumption
Cache
multi-
way
set-associative
way
-
predicting
phased
pre-access
分类号
TP302 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
WPP-L2:多核处理器中共享Cache低功耗路预测算法
2
作者
方娟
郭媚
杜文娟
机构
北京工业大学计算机学院
出处
《计算机科学》
CSCD
北大核心
2013年第8期34-37,42,共5页
基金
国家自然科学基金项目(61202076)
北京市教委科技计划面上项目(KM201210005022)
北京市中青年骨干人才培养项目(007000543112512)资助
文摘
针对片上多核处理器下的二级共享Cache的能耗问题提出了基于Cache划分的路预测Cache结构WPP-L2,该结构首先对共享Cache进行公平性划分,然后采用路预测的方法降低了预测命中和失效时各自的能耗开销。实验表明,在基本保持多核处理器性能的同时,8核处理器系统下WPP-L2Cache比基于路预测的L2Cache的能耗延迟乘积EDP(Energy Delay Product)平均下降24.7%,比传统的L2Cache的EDP平均下降66.1%,极大地降低了L2Cache功耗。
关键词
多核处理器
低功耗
路预测
Keywords
Multi-core processors, Low-power,
way
-
predicting
分类号
TP302 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
嵌入式微处理器中的低功耗Cache技术研究
胡瑞
马鹏
章建雄
《计算机工程》
CAS
CSCD
北大核心
2015
1
下载PDF
职称材料
2
WPP-L2:多核处理器中共享Cache低功耗路预测算法
方娟
郭媚
杜文娟
《计算机科学》
CSCD
北大核心
2013
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
