期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
4 Bit 100MS/s的两步式模数转换器设计
1
作者
魏一方
田鑫
+1 位作者
沈福良
周柯港
《中小企业管理与科技》
2019年第27期164-165,共2页
在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设...
在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设计了一个4bit 100MS/s的两步式模数转换器(Two-Step ADC),运用底极板采样、格雷码转换、D-触发器延时等技术设计减法电路、逻辑组选择等电路。元件采用65nm CMOS工艺,当输入信号频率为100MHz时,输出信号噪声失真比(SNDR)为24.55dB。
展开更多
关键词
TWO-STEP
adc
底极板采样电路
格雷码
子
adc
减法器电路
下载PDF
职称材料
应用于14bit低功耗流水线ADC的sub-ADC电路设计
2
作者
陈忠学
何全
章国豪
《微电子学与计算机》
CSCD
北大核心
2017年第1期132-135,140,共5页
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率....
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率.为降低流水线ADC的每一级功耗,提出一种新结构的sub-ADC电路,实现前置放大器在相邻的比较器中共享,增加复位开关电路降低"回踢"噪声和消除两锁存器之间的相互干扰.仿真结果表明:在3V电源电压、100 MHz的采样频率下,输入输出正确翻转,传输延时为1.73ns,功耗为157.3μA,可满足高精度低功耗流水线ADC的性能要求.
展开更多
关键词
流水线
adc
低功耗
sub
-
adc
动态锁存比较器
前置放大器共享
下载PDF
职称材料
基于MATLAB的新型Pipeline ADC的建模和仿真
被引量：
4
3
作者
李萌
张润曦
+3 位作者
陈磊
沈佳铭
陈文斌
赖宗声
《电子器件》
CAS
2008年第3期834-837,共4页
在MATLAB/Simulink的平台上,设计并实现了一种新的10bit Pipeline ADC的系统仿真模型。针对2bit,共9级的结构的精度不足以及4bit首级结构的功耗较大的特点,提出了一种首级3bit,共8级的结构。这种结构可以实现精度和功耗的平衡。经过系...
在MATLAB/Simulink的平台上,设计并实现了一种新的10bit Pipeline ADC的系统仿真模型。针对2bit,共9级的结构的精度不足以及4bit首级结构的功耗较大的特点,提出了一种首级3bit,共8级的结构。这种结构可以实现精度和功耗的平衡。经过系统仿真,在输入信号为10MHz,采样时钟频率为40MHz时,系统最大的SNR=60.6dB,SFDR=82.177dB。创建的系统模型可为ADC系统中的误差和静态特性研究提供借鉴。
展开更多
关键词
流水线结构的模数转换器
3bit结构
增益误差
子
adc
误差
子DAC(位数模转换器)误差
下载PDF
职称材料
一种12bit流水线型模数转换器的研究与设计
4
作者
刘洋
《电子测试》
2016年第9X期23-24,共2页
本文设计和研究了一种低功耗12Bit流水线模数转换器的结构,其采用了TSMC 0.18um工艺设计,3.3V单电源电压,5MHz采样率,动态范围为1V,INL为0.5LSB,DNL为2LSB,通过详细的电路原理分析和软件Cadence的仿真,并流片测试,性能达到设计初衷。
关键词
流水线型模数转换器(Pipeline
adc
)
子数模转换器(
sub
-DAC)
子数模转换器(
sub
-
adc
)
余数放大器
MDAC
下载PDF
职称材料
题名
4 Bit 100MS/s的两步式模数转换器设计
1
作者
魏一方
田鑫
沈福良
周柯港
机构
重庆邮电大学
出处
《中小企业管理与科技》
2019年第27期164-165,共2页
文摘
在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设计了一个4bit 100MS/s的两步式模数转换器(Two-Step ADC),运用底极板采样、格雷码转换、D-触发器延时等技术设计减法电路、逻辑组选择等电路。元件采用65nm CMOS工艺,当输入信号频率为100MHz时,输出信号噪声失真比(SNDR)为24.55dB。
关键词
TWO-STEP
adc
底极板采样电路
格雷码
子
adc
减法器电路
Keywords
Two-Step
adc
bottom-plate sampling circuit
Gray code
sub
-
adc
sub
tractor circuit
分类号
TN792 [电子电信—电路与系统]
下载PDF
职称材料
题名
应用于14bit低功耗流水线ADC的sub-ADC电路设计
2
作者
陈忠学
何全
章国豪
机构
广东工业大学信息工程学院
出处
《微电子学与计算机》
CSCD
北大核心
2017年第1期132-135,140,共5页
基金
国家自然科学基金面上项目(61574049)
广东省应用型科技研发专项(2015B010127015)
广东省引进领军人才项目(400130002)
文摘
基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于14bit、100 MHz采样频率低功耗流水线ADC的1.5位sub-ADC单元电路.sub-ADC主要包括核心模块比较器电路和编码单元电路.采用由前置放大器和锁存器构成的动态锁存比较器,来实现较高的速率.为降低流水线ADC的每一级功耗,提出一种新结构的sub-ADC电路,实现前置放大器在相邻的比较器中共享,增加复位开关电路降低"回踢"噪声和消除两锁存器之间的相互干扰.仿真结果表明:在3V电源电压、100 MHz的采样频率下,输入输出正确翻转,传输延时为1.73ns,功耗为157.3μA,可满足高精度低功耗流水线ADC的性能要求.
关键词
流水线
adc
低功耗
sub
-
adc
动态锁存比较器
前置放大器共享
Keywords
pipeline
adc
low-power
sub
-
adc
dynamic latch comparator
low-power
Preamp shared EEACC
2570
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于MATLAB的新型Pipeline ADC的建模和仿真
被引量：
4
3
作者
李萌
张润曦
陈磊
沈佳铭
陈文斌
赖宗声
机构
华东师范大学微电子电路与系统研究所
出处
《电子器件》
CAS
2008年第3期834-837,共4页
基金
上海市AM基金资助(AM0508)(AM0513)
上海市科委资助(06SA14)
文摘
在MATLAB/Simulink的平台上,设计并实现了一种新的10bit Pipeline ADC的系统仿真模型。针对2bit,共9级的结构的精度不足以及4bit首级结构的功耗较大的特点,提出了一种首级3bit,共8级的结构。这种结构可以实现精度和功耗的平衡。经过系统仿真,在输入信号为10MHz,采样时钟频率为40MHz时,系统最大的SNR=60.6dB,SFDR=82.177dB。创建的系统模型可为ADC系统中的误差和静态特性研究提供借鉴。
关键词
流水线结构的模数转换器
3bit结构
增益误差
子
adc
误差
子DAC(位数模转换器)误差
Keywords
pipeline
adc
3 bit architectures gain error
error in
sub
-
adc
error in
sub
-DAC
分类号
TN602 [电子电信—电路与系统]
下载PDF
职称材料
题名
一种12bit流水线型模数转换器的研究与设计
4
作者
刘洋
机构
天津维晟微科技有限公司
出处
《电子测试》
2016年第9X期23-24,共2页
文摘
本文设计和研究了一种低功耗12Bit流水线模数转换器的结构,其采用了TSMC 0.18um工艺设计,3.3V单电源电压,5MHz采样率,动态范围为1V,INL为0.5LSB,DNL为2LSB,通过详细的电路原理分析和软件Cadence的仿真,并流片测试,性能达到设计初衷。
关键词
流水线型模数转换器(Pipeline
adc
)
子数模转换器(
sub
-DAC)
子数模转换器(
sub
-
adc
)
余数放大器
MDAC
Keywords
Pipeline
adc
(Pipeline
adc
)
child digital-to-analog converters(
sub
-DAC)
analog-to-digital converter(
adc
)
sub
-MDAC remainder amplifier
分类号
TN792 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
4 Bit 100MS/s的两步式模数转换器设计
魏一方
田鑫
沈福良
周柯港
《中小企业管理与科技》
2019
0
下载PDF
职称材料
2
应用于14bit低功耗流水线ADC的sub-ADC电路设计
陈忠学
何全
章国豪
《微电子学与计算机》
CSCD
北大核心
2017
0
下载PDF
职称材料
3
基于MATLAB的新型Pipeline ADC的建模和仿真
李萌
张润曦
陈磊
沈佳铭
陈文斌
赖宗声
《电子器件》
CAS
2008
4
下载PDF
职称材料
4
一种12bit流水线型模数转换器的研究与设计
刘洋
《电子测试》
2016
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
