期刊文献+
共找到30篇文章
< 1 2 >
每页显示 20 50 100
一种高可靠性IP设计的机理研究及设计实现
1
作者 潘中平 《中国集成电路》 2024年第7期45-49,共5页
本文是基于一种实现高可靠性IP设计的物理机理研究,首先探究了影响高可靠性IP设计的物理机理一方面来源于电迁移EM现象造成的“硬伤”,进而探讨了可用来衡量高可靠性IP的平均无故障时间MTTF的计算公式,并据此分析了对应芯片制程工艺演进... 本文是基于一种实现高可靠性IP设计的物理机理研究,首先探究了影响高可靠性IP设计的物理机理一方面来源于电迁移EM现象造成的“硬伤”,进而探讨了可用来衡量高可靠性IP的平均无故障时间MTTF的计算公式,并据此分析了对应芯片制程工艺演进的EM加剧效应。再者通过实验分析手段考察了影响高可靠性IP设计的噪声因素,界定其属于影响可靠性IP设计的“软伤”,从应对软噪声的角度提出了采用不同于常规的高电压(HV)设计方案,来实现改善高标准单元库IP设计的可靠性,进而提出一种实现高可靠性IP设计的可行方案,这一方案同时具有减小漏电流效果。 展开更多
关键词 电迁移 小山包(形状)阻塞物 标准单元库 低压差线性稳压器
下载PDF
基于0.18μm CMOS加固工艺的抗辐射单元库开发 被引量:3
2
作者 姚进 左玲玲 +2 位作者 周晓彬 刘谆 周昕杰 《电子与封装》 2021年第8期65-70,共6页
抗辐射单元库是快速完成抗辐射数字电路设计的基础。基于0.18μm CMOS加固工艺总剂量及单粒子效应加固策略,从单元库规格制定、逻辑与版图设计、单元库特征参数提取及布局布线文件抽取、单元库设计套件质量保证到最终硅验证,完成了抗辐... 抗辐射单元库是快速完成抗辐射数字电路设计的基础。基于0.18μm CMOS加固工艺总剂量及单粒子效应加固策略,从单元库规格制定、逻辑与版图设计、单元库特征参数提取及布局布线文件抽取、单元库设计套件质量保证到最终硅验证,完成了抗辐射单元库的全流程开发。抗辐射单元库在速度、面积、功耗及抗辐射性能4个方面表现出良好的均衡性,具有广泛的应用前景。 展开更多
关键词 标准单元库 抗辐射 单元库验证
下载PDF
一款验证标准单元库功能与延迟测量的芯片 被引量:3
3
作者 黄璐 王浩 《中国集成电路》 2014年第6期50-54,共5页
本文设计了一款测试芯片用于验证标准单元库功能以及延迟测量,其中验证标准单元库功能部分电路采用的是数字集成电路的自动化设计流程,实现了对0.18um标准单元库功能准确性的物理验证,缩短了单元库的验证周期;另一方面利用标准单元库搭... 本文设计了一款测试芯片用于验证标准单元库功能以及延迟测量,其中验证标准单元库功能部分电路采用的是数字集成电路的自动化设计流程,实现了对0.18um标准单元库功能准确性的物理验证,缩短了单元库的验证周期;另一方面利用标准单元库搭建的环形振荡器,来帮助测量验证标准单元库门电路延迟时间的准确性。最后利用Synopsys公司Astro工具对两部分电路进行布局布线,并流片测试验证。 展开更多
关键词 标准单元库 延迟 环形振荡器 布局布线
下载PDF
数字集成电路课程设计改革与创新 被引量:2
4
作者 王仁平 陈群超 +1 位作者 江浩 李凡阳 《高师理科学刊》 2016年第4期74-77,共4页
以数字集成电路课程设计为例,将紧密结合学科前沿和实际工程的项目——带复位信号D触发器标准单元库设计引入课程设计.让学生综合应用先修课程所学的理论、EDA工具和实践经验,进行原理图设计、仿真和优化,版图设计与验证,标准单元表征和... 以数字集成电路课程设计为例,将紧密结合学科前沿和实际工程的项目——带复位信号D触发器标准单元库设计引入课程设计.让学生综合应用先修课程所学的理论、EDA工具和实践经验,进行原理图设计、仿真和优化,版图设计与验证,标准单元表征和Lef文件提取等较全面工程设计训练,为他们未来接触实际工程奠定良好的基础.通过该课程设计,激发学生的设计兴趣和热情,培养了学生工程实践能力与创新能力,取得了很好的效果. 展开更多
关键词 标准单元库 版图设计与验证 单元表征 工程实践
下载PDF
高性能的标准单元库设计 被引量:2
5
作者 卢俊 贾嵩 +1 位作者 王源 张钢刚 《航空计算技术》 2007年第3期86-89,93,共5页
从仿真和流片两个方面对标准单元库的验证方法进行了研究。在仿真方面,提出了采用静态时序分析工具和SPICE仿真工具对单元的估算值和仿真结果进行比较分析的方法来验证,同时还给出了具体的操作步骤实例。在流片验证中,提出了一种非常有... 从仿真和流片两个方面对标准单元库的验证方法进行了研究。在仿真方面,提出了采用静态时序分析工具和SPICE仿真工具对单元的估算值和仿真结果进行比较分析的方法来验证,同时还给出了具体的操作步骤实例。在流片验证中,提出了一种非常有效的电路结构。这种电路结构不但能够准确验证时序,还能极大地减少PAD数量;最重要的特点是:该电路能够完全避免PAD和非被测单元的引入带来的额外延迟,从而得到准确的被测单元延迟。 展开更多
关键词 标准单元库 综合 静态时序分析 库验证 非线性时序模型 流片
下载PDF
优化芯片面积的标准单元库改进 被引量:2
6
作者 王仁平 魏榕山 +1 位作者 高扬标 江浩 《福州大学学报(自然科学版)》 CAS 北大核心 2017年第1期98-101,共4页
以深亚微CSMC M5324工艺对标准单元建库流程进行系统研究,确立一个性能好、面积相对较小的C^2MOS结构D寄存器,对其进行原理图设计优化、棍棒图绘制、版图设计验证、单元表征和LEF文件提取等操作.LED驱动控制芯片使用自行改进的C^2MOS结... 以深亚微CSMC M5324工艺对标准单元建库流程进行系统研究,确立一个性能好、面积相对较小的C^2MOS结构D寄存器,对其进行原理图设计优化、棍棒图绘制、版图设计验证、单元表征和LEF文件提取等操作.LED驱动控制芯片使用自行改进的C^2MOS结构D寄存器,与使用CSMC提供的标准D寄存器相比,整个芯片Core面积减少8.1%,进行MPW验证,工作正常,性能达到要求. 展开更多
关键词 棍棒图 标准单元 单元表征 Milkyway参考库
下载PDF
Analysis of single event transient pulse-width in 65 nm commercial radiation-hardened logic cell 被引量:1
7
作者 Haisong Li Longsheng Wu +1 位作者 Bo Yang Yihu Jiang 《Journal of Semiconductors》 EI CAS CSCD 2017年第8期100-104,共5页
With the critical charge reduced to generate a single event effect (SEE) and high working frequency for a nanometer integrated circuit, the single event effect (SET) becomes increasingly serious for high performan... With the critical charge reduced to generate a single event effect (SEE) and high working frequency for a nanometer integrated circuit, the single event effect (SET) becomes increasingly serious for high performance SOC and DSP chips. To analyze the radiation-hardened method of SET for the nanometer integrated circuit, the n+ guard ring and p+ guard ring have been adopted in the layout for a 65 nm commercial radiation-hardened standard cell library. The weakest driving capacity inverter cell was used to evaluate the single event transient (SET) pulse-width distribution. We employed a dual-lane measurement circuit to get more accurate SET's pulse- width. Six kinds of ions, which provide LETs of 12.5, 22.5, 32.5, 42, 63, and 79.5 MeV-cm2/mg, respectively, have been utilized to irradiate the SET test circuit in the Beijing Tandem Accelerator Nuclear Physics National Laboratory. The testing results reveal that the pulse-width of most SETs is shorter than 400 ps in the range of LETefr from 12.5 MeV.cm2/mg to 79.5 MeV-cm2/mg and the pulse-width presents saturation tendency when the effective linear energy transfer (LETeff value is larger than 40 MeV-cm2/mg. The test results also show that the hardened commercial standard cell's pulse-width concentrates on 33 to 264 ps, which decreases by 40% compared to the pulse-width of the 65 nm commercial unhardened standard cell. 展开更多
关键词 single event effect single event transient radiation-hardened guard ring standard cell library PULSEWIDTH
原文传递
基于机器学习的多压多温多参标准单元延迟快速计算方法 被引量:1
8
作者 赵振宇 杨天豪 +1 位作者 蒋汶乘 张书政 《计算机工程与科学》 CSCD 北大核心 2023年第8期1331-1338,共8页
标准单元库是芯片设计、分析和验证的基础,其生成需要耗费大量时间和服务器资源,因此供应商往往只提供少量端角的标准单元库。但是,芯片性能、功耗、可靠性等指标的设计需要标准单元在多种电压、温度和参数(驱动强度、沟道长度和阈值电... 标准单元库是芯片设计、分析和验证的基础,其生成需要耗费大量时间和服务器资源,因此供应商往往只提供少量端角的标准单元库。但是,芯片性能、功耗、可靠性等指标的设计需要标准单元在多种电压、温度和参数(驱动强度、沟道长度和阈值电压等)下的延迟信息。为快速实时计算多种端角下标准单元的延迟,提出了一种基于机器学习的多压多温多参标准单元延迟计算方法。通过深入研究影响标准单元延迟的因素,从28 nm工艺标准单元库和时序报告中提取数据构成数据集,使用机器学习算法训练并校准得到了标准单元延迟计算模型。模型的建立仅耗时数分钟,远远低于模拟方法耗费的时间(通常数百小时)。该模型对未知电压下单元延迟的计算平均误差为1.542 ps,未知温度下单元延迟的计算平均误差为1.814 ps,不同参数下单元延迟的计算平均误差为2.202 ps,静态时序分析流程中单元延迟预测偏差小于3%。该方法可以快速实时地计算单元延迟,并且具有较高的准确性,可以应用于签核前的多场景快速时序分析。 展开更多
关键词 电子设计自动化 标准单元库 门延迟计算 机器学习
下载PDF
一种基于商用标准单元库的极低电压电路设计方法 被引量:2
9
作者 袁甲 张苏敏 +2 位作者 商新超 陈黎明 黑勇 《微电子学与计算机》 CSCD 北大核心 2014年第12期6-9,15,共5页
为满足无线传感节点对极低功耗的要求,提出了一种基于商用标准单元库的极低电压电路设计方法.采用一种量化评价稳定性的标准,对SMIC 130nm RVT标准单元库进行评价,得到其能够接受的最低工作电压是0.5V.面向新的电压范围,重新进行库的特... 为满足无线传感节点对极低功耗的要求,提出了一种基于商用标准单元库的极低电压电路设计方法.采用一种量化评价稳定性的标准,对SMIC 130nm RVT标准单元库进行评价,得到其能够接受的最低工作电压是0.5V.面向新的电压范围,重新进行库的特征化,并进行FIR滤波器设计.后仿真结果显示,FIR电路能够在1.2~0.5V电压范围内正常工作.随电源电压的降低,功耗降低了7倍,进一步增强了低电压技术对电路功耗的优化作用. 展开更多
关键词 极低功耗 最低工作电压 标准单元库 低电压技术
下载PDF
0.13μm抗辐射SOICMOS标准单元库建库流程研究与实现 被引量:1
10
作者 吕灵娟 刘汝萍 +2 位作者 林敏 杨根庆 邹世昌 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第3期273-279,共7页
基于0.13μm部分耗尽绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺线,开发了全套0.13μm抗辐射SOI CMOS工艺的标准单元库。针对深亚微米SOI器件的辐射效应,在电路设计和版图设计上进行了加固,达到了比较好的抗辐射效果。对SOI标准单... 基于0.13μm部分耗尽绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺线,开发了全套0.13μm抗辐射SOI CMOS工艺的标准单元库。针对深亚微米SOI器件的辐射效应,在电路设计和版图设计上进行了加固,达到了比较好的抗辐射效果。对SOI标准单元库的建库流程的各方面做了比较深入的介绍,通过Hspice仿真验证单元库中加固D触发器(DFF)抗单粒子效应的能力并对不同加固方式的性能开销进行了对比。利用已建立的0.13μm抗辐射SOI CMOS标准单元库设计了测试芯片以验证库的可靠性。 展开更多
关键词 0 13μm抗辐射绝缘体上硅互补金属氧化物半导体 标准单元库 建库流程 测试芯片
下载PDF
基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计 被引量:1
11
作者 张宇飞 余超 +2 位作者 常永伟 单毅 董业民 《半导体技术》 CAS CSCD 北大核心 2018年第5期335-340,400,共7页
基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固... 基于130 nm部分耗尽绝缘体上硅(SOI)CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^(-1)的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^(-1)和99.8 MeV·cm^2·mg^(-1)两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力。 展开更多
关键词 标准单元库 单粒子效应(SEE) 双互锁存储单元(DICE) 抗辐射加固设计(RHBD) 绝缘体上硅(SOI)
下载PDF
亚阈值32位数据通路设计 被引量:1
12
作者 刘鸣 陈虹 +1 位作者 贾晨 王志华 《清华大学学报(自然科学版)》 EI CAS CSCD 北大核心 2010年第1期9-12,共4页
亚阈值数字电路技术是特殊的超低功耗技术,适用于对低功耗要求苛刻,但速度要求不高的应用领域。该文提出了亚阈值数字标准单元设计方法,从尺寸、驱动、结构几方面设计了亚阈值数字标准单元库。一个采用亚阈值单元库设计的32位数据通路... 亚阈值数字电路技术是特殊的超低功耗技术,适用于对低功耗要求苛刻,但速度要求不高的应用领域。该文提出了亚阈值数字标准单元设计方法,从尺寸、驱动、结构几方面设计了亚阈值数字标准单元库。一个采用亚阈值单元库设计的32位数据通路结果表明:与采用传统库相比,数据通路的噪声容限提高了8%,工作频率提高了42%,能耗降低了27%,能量延迟积降低了49%,漏电流降低了64%。 展开更多
关键词 亚阈值数字电路 超低功耗 标准单元 标准单元库 数据通路
原文传递
基于嵌入式微处理器IP核的SoC物理设计 被引量:1
13
作者 董培培 《微处理机》 2017年第1期13-15,共3页
介绍了嵌入式微处理器IP硬核及SoC的物理设计方法和流程。针对SoC的复杂系统结构与有限物理实现面积之间的矛盾,通过采用改变Cache存储器类型、减少IP核引脚数量、IP核双边摆放引脚、区分高低频时钟、优化电源网络以及SoC顶层采用四层引... 介绍了嵌入式微处理器IP硬核及SoC的物理设计方法和流程。针对SoC的复杂系统结构与有限物理实现面积之间的矛盾,通过采用改变Cache存储器类型、减少IP核引脚数量、IP核双边摆放引脚、区分高低频时钟、优化电源网络以及SoC顶层采用四层引出Pad等措施,对减小物理实现面积,优化时序特性的方法进行了一些探索。SoC电路经测试,其结果表明,SoC电路内嵌的微处理器在常温(25℃)常压(1.2V)条件下最高工作频率可以达到500MHz,功能正确,功耗小于2.0m W/MHz。这些措施对IP硬核的实现、SoC设计及基于标准单元库和可复用IP核的超大规模集成电路设计,具有一定的指导意义。 展开更多
关键词 SoC电路 IP硬核 物理设计 标准单元库 实现面积 时序特性
下载PDF
55nm工艺平台的标准单元库电路与版图设计研究 被引量:1
14
作者 李向阳 胡晓明 《集成电路应用》 2017年第5期51-57,共7页
作者基于55 nm工艺平台,自主设计标准单元库的电路与版图,并完成方法性研究及流程验证。本报告主要从标准单元、尺寸定义、版图设计、Testchip设计四个方面对标准单元库的开发工作进行分析与总结。
关键词 55 NM 标准单元库 尺寸 版图 Testchip
下载PDF
0.13 μm SOI标准单元库抗总剂量辐射的测试验证 被引量:1
15
作者 卢仕龙 刘汝萍 +2 位作者 林敏 俞跃辉 董业民 《半导体技术》 CSCD 北大核心 2017年第6期469-474,共6页
基于上海微系统与信息技术研究所0.13μm抗辐射部分耗尽(PD)绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺标准单元库,设计了一款测试芯片,针对总剂量辐射效应对抗辐射标准单元库的验证方法进行研究。测试芯片主要用于测试标准单元的... 基于上海微系统与信息技术研究所0.13μm抗辐射部分耗尽(PD)绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)工艺标准单元库,设计了一款测试芯片,针对总剂量辐射效应对抗辐射标准单元库的验证方法进行研究。测试芯片主要用于测试标准单元的功能和性能,同时为了满足总剂量辐射测试的试验要求,开发了现场可编程门阵列(FPGA)自动测试平台,用于芯片测试和数据采集工作。试验在模拟空间辐射环境下进行,通过了总剂量150 krad(Si)的辐射测试。测试经过辐射后的芯片,单元功能保持正确,性能变化在10%以内,经过退火处理后,内核(core)电流恢复辐射前的水平。 展开更多
关键词 绝缘体上硅(SOI) 标准单元库 测试芯片 总剂量辐射 现场可编程门阵列(FPGA)
下载PDF
UMC 0.18μm异步电路标准单元库建库技术研究 被引量:1
16
作者 高丽江 张晓昱 +1 位作者 陈虹 陈弘毅 《微电子学》 CAS CSCD 北大核心 2008年第3期349-352,357,共5页
标准单元是半定制设计的基本构建模块,它通过降低设计和调试时间,提高设计效率。在异步电路的发展过程当中,标准单元的缺乏成为异步电路设计的瓶颈。文章对标准单元的建库流程进行了研究,通过对流程的深入研究,得到了适用于自动化、大... 标准单元是半定制设计的基本构建模块,它通过降低设计和调试时间,提高设计效率。在异步电路的发展过程当中,标准单元的缺乏成为异步电路设计的瓶颈。文章对标准单元的建库流程进行了研究,通过对流程的深入研究,得到了适用于自动化、大批量建库的脚本。采用这个流程,设计了异步电路的标准单元。利用所设计的异步单元,设计了一个异步电路芯片。结果表明,所给出的流程以及所设计的异步单元完全正确。 展开更多
关键词 标准单元 异步电路 建库流程 C单元
下载PDF
基于USB设备的全数字时钟恢复单元设计
17
作者 张俊 沈海斌 《计算机工程》 CAS CSCD 2012年第14期231-233,共3页
针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的... 针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的不良影响。该设计采用全数字电路的设计流程,使用标准单元库进行逻辑综合和布局布线,设计结果满足USB协议要求。 展开更多
关键词 通用串行总线 时钟恢复 全数字电路 标准单元库 数字控制振荡器 可重用性
下载PDF
一种近阈值电压标准单元特征化建库方法
18
作者 胡伟 安文婷 袁甲 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2019年第4期85-90,共6页
面向近阈值电压下库单元的实际使用情况,针对传统库文件查找表误差较大的问题,提出了一种近阈值电压下对标准单元的特征化建库方法.通过对标准单元实际应用情况的分析,重新界定了查找表的边界;通过分析电路综合结果与电路仿真结果的相... 面向近阈值电压下库单元的实际使用情况,针对传统库文件查找表误差较大的问题,提出了一种近阈值电压下对标准单元的特征化建库方法.通过对标准单元实际应用情况的分析,重新界定了查找表的边界;通过分析电路综合结果与电路仿真结果的相对误差,重新确定了查找表的规模;从而提高了近阈值电压下标准单元库准确性.该方法对smic55nmCMOS工艺的库文件在0.6 V电压下特征化建库,并进行误差评估,结果表明,该方法相较于传统方法建立的库文件,准确性提高了16%~63.51%,减小了查找表误差,有效提高了库文件的准确性. 展开更多
关键词 近阈值 标准单元库 查找表 库文件
下载PDF
一种标准单元库的自动仿真验证方法
19
作者 侯立刚 朱琳 +3 位作者 赵未 智景松 彭晓宏 汪金辉 《微电子学》 CAS CSCD 北大核心 2017年第1期106-109,共4页
提出了一种针对标准单元库中单元逻辑功能进行自动仿真验证的方法,验证了55nm标准单元库中单元逻辑功能的正确性。该方法能自动提取设计文档中的单元逻辑,根据提取结果中输入端的数量自动生成测试向量,并以此测试向量生成参考逻辑值,整... 提出了一种针对标准单元库中单元逻辑功能进行自动仿真验证的方法,验证了55nm标准单元库中单元逻辑功能的正确性。该方法能自动提取设计文档中的单元逻辑,根据提取结果中输入端的数量自动生成测试向量,并以此测试向量生成参考逻辑值,整个过程只需0.708μs。采用仿真工具对标准单元库文件进行仿真,将得到的仿真值自动与参考值对比,验证了库单元逻辑的正确性,提高了标准单元库功能验证的效率。 展开更多
关键词 标准单元库 仿真验证 逻辑单元 测试向量
下载PDF
面向近亚阈值的标准单元库设计方法
20
作者 商新超 袁甲 张福海 《微电子学与计算机》 CSCD 北大核心 2016年第3期11-14,共4页
由于商用标准单元无法支持在极低电压下工作,为使数字电路能够工作其最优能耗点,采用smic130nm CMOS工艺,对近/亚阈值电压下标准单元库的设计方法展开研究,定制了近/亚阈值的标准单元库.测试结果显示,所有库单元能够正常工作的电源电压... 由于商用标准单元无法支持在极低电压下工作,为使数字电路能够工作其最优能耗点,采用smic130nm CMOS工艺,对近/亚阈值电压下标准单元库的设计方法展开研究,定制了近/亚阈值的标准单元库.测试结果显示,所有库单元能够正常工作的电源电压低于90mV.为了进一步验证定制标准单元库的稳定性,我们提出了一个4×8的FIR滤波器,测试芯片选择了130nm的CMOS工艺进行流片,测试结果显示时钟频率为100 Hz时,最低能耗点的工作电压为0.25V,能耗是150nJ/cycle,芯片的最低工作电压为0.18V. 展开更多
关键词 最低能耗 标准单元库 最优工作电压
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部