期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种小面积的基-3蝶形单元设计
1
作者 马翠梅 陈禾 杜青 《北京理工大学学报》 EI CAS CSCD 北大核心 2013年第10期1067-1071,共5页
为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计.采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中槡3采用的缩放因子为223.与槡3的乘法操作采用有限个定点加法器来实现.通过理论分析,该... 为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计.采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中槡3采用的缩放因子为223.与槡3的乘法操作采用有限个定点加法器来实现.通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量.通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器.此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个.实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础. 展开更多
关键词 单精度浮点 基-3 fft 兼容缩放 硬件资源
下载PDF
基于CORDIC旋转器的基-3 FFT算法高效设计
2
作者 周群群 许思耀 +1 位作者 姚亚峰 付东兵 《电子器件》 CAS 北大核心 2023年第2期342-348,共7页
设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该... 设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。 展开更多
关键词 基-3 fft算法 三端前馈延迟转换器 正则有符号数 CORDIC旋转器 FPGA实现
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部